Wyniki wyszukiwania - BazTech

1

Rapid Prototyping of Third-Order Sigma-Delta A/D Converters

Suszyński R., Wawryn K.

International Journal of Electronics and Telecommunications

|

2013

|

Vol. 59, No. 1

99-104

EN

Prototyping ot third-order sigma-delta analog to dogital converters (ΣΔ ADCs) has been presented in the paper. The method is based on implementation of field programmable analog arrays (FPAA) to configure and reconfigure proposed circuits. Three third-order ΣΔ ADC structures have been considered. The circuit characteristics have been measured and then the structure of the converters have been reconfigured tro satisfy input specifications.

2

Proces pomiaru w przetworniku A/C typu Sigma-Delta

Jakubiec J.

Pomiary Automatyka Kontrola

|

2008

|

R. 54, nr 6

343-346

PL

Działania realizowane przez przetwornik A/C typu Sigma-Delta opisano w artykule jako proces pomiaru podzielony na trzy etapy: przetwarzanie analogowe, kwantowanie i przetwarzanie cyfrowe. Poddano analizie podstawowe źródła błędu, a następnie określono wpływ decymacji i filtracji na właściwości wypadkowego błędu wyniku pomiaru. Rozważania analityczne zilustrowano wynikami symulacji uzyskanymi przy użyciu metody Monte Carlo.

EN

A basic scheme of a Sigma-Delta AD converter, analyzed in the paper, is shown in Fig. 1. The converter performs a quantization process, which can be described as compensation of the charge, delivered to the integrator from the source of the measured voltage Ux, with quanta of charge obtained synchronously with clock CLK when the switch P is closed. Value of a charge quantum is given by Eq. (1) and the balance state of the quantizer by Eq. (2). Basing on this equation one can obtain expression (3) describing a measurement result and Eq. (4) that describes value of a voltage quantum. All stages of the processing made by Sigma-Delta converter, i.e. analog conversion, quantization and digital processing, are shown in Fig. 3. One can distinguish three main error sources in this process - input error described by Eq. (6) and two errors connected with quantization: quantization error and standard error caused by dispersion of the quanta values (Eqs. (8), (9) and Fig. 3). Next considerations deal with analysis of decimation and averaging influence on the quantization error and the standard error. Fig. 4 shows exemplary histogram of the quantization error after averaging and Fig. 5 the error being the result of composition of both mentioned errors. Having the errors described one can calculate uncertainty of a measurement result using the procedure presented in paper [3].

3

Model VHDL-AMS n-bitowego przetwornika A/C typu sigma-delta

Szermer M.

Mikroelektronika i Informatyka : prace naukowe

|

2005

|

Z. nr 5

125-128

PL

Niniejszy artykul opisuje dalszy ciąg prac nad przetwornikiem sigma-delta przedstawionym w doktoracie autora. Zaprezentowane modele sq bardziej uniwersalne gdyż umożliwiają w prosty sposób dobór wyjściowego słowa cyfrowego w zależności od potrzeb użytkownika. Ponadto poprawiono konstrukcję decymatora, osiągając w ten sposób dwukrotne zwiększenie jego prędkości działania.

4

Projekt przetwornika sigma-delta w technologii CMOS z możliwością wyboru konfiguracji pracy

Szermer M., Napieralski A.

Elektronika : konstrukcje, technologie, zastosowania

|

2004

|

Vol. 45, nr 2

4-7

PL

Autorzy przedstawili metodę projektowania przetworników analogowo-cyfrowych typu sigma-delta. Zaprojektowany prototyp umożliwił przetestowanie z wykorzystaniem języka VHDL-AMS różnych konfiguracji układu i optymalny wybór do zaimplementowania go w postaci układu ASIC w technologii CMOS za pomocą pakietu CADENCE. Zostały wykonane testy oraz symulacje postlayoutowe w celu weryfikacji zaprojektowanego układu i otrzymania optymalnego sygnału wyjściowego.

EN

The main aim of this paper is to present the design methodology of the sigma-delta analogue to digital converter. Authors considered different configurations of AD SD converters. In order to choose the optimat solution among various types of SDC, the fast and efficient simulation have been performed. Therefore the VHDL - AMS models of various configurations of SDC were designed and simulated. After that the most optimal configurations were implemented in CMOS technology with application of CADENCE. Chosen SDC was designed as a modular structure.