Wyniki wyszukiwania - BazTech

Ograniczanie wyników

1 Elektronika : konstrukcje, technologie, zastosowania

1 2014

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: semiglobal

Sortuj według:

Ogranicz wyniki do:

Analiza wymagań pamięciowych dla podstawowej jednostki obliczeniowej w sprzętowej implementacji algorytmu dopasowania stereo typu „semiglobal”

Roszkowski M., Pastuszak G.

Elektronika : konstrukcje, technologie, zastosowania

2014

Vol. 55, nr 3

38-42

Stereowizja jest od wielu lat jedną z intensywnie badanych dziedzin wizji komputerowej, ze względu na to że umożliwia stworzenie trójwymiarowego modelu sceny obserwowanej przy pomocy dwóch zwykłych kamer wideo. Jednakże większość algorytmów opisanych w literaturze działa wolno i nie jest łatwa w dostosowaniu do implementacji w czasie rzeczywistym w układach cyfrowych. Wśród metod uważanych za możliwe do implementacji w czasie rzeczywistym są algorytmy z grupy optymalizacji typu „semiglobal”, jednakże ich wadą jest duża złożoność pamięciowa. Artykuł ten wyjaśnia dlaczego jest to problemem w układach FPGA, zwłaszcza tych nisko-budżetowych, a także przedstawia propozycje możliwych rozwiązań. W szczególności zaprezentowany jest sposób wymiany ilości potrzebnej pamięci na zasoby obliczeniowe poprzez podział obrazu na bloki, z oszacowaniem o ile wzrośnie rozmiar układu w strukturze FPGA przy zastosowaniu zaproponowanych metod.

Stereovision is one of the most intensively studied areas of the computer vision. One of the reasons is that it enables the creation of a 3D model of a scene acquired with just two common optical cameras. There are many stereo algorithms described in the literature, but most of them are not suitable for real time hardware implementations. One of the groups of algorithms generally considered to be implementable in hardware are “semiglobal” algorithms. However, high memory requirements are one of their drawbacks. In this article, we try to explain why it is a problem in the case of low cost FPGAs and present a solution that tries to remedy it. In particular, it is shown that it is possible to significantly lower the memory requirements by dividing an image into blocks, but at the cost of the increased module size.