This paper proposes a digital image processor able to perform several image processing operations like image segmentation, edge detection and noise removal. This circuit is a digital realization of synchronized oscillators network. Properties of digital processor will be compared and discussed with analogue network chip. Functional simulatipn of processor IP Core during segmentation of sample binary image will be also presented.
PL
Artykuł przedstawia koncepcję cyfrowego procesora graficznego zdolnego do realizacji kilku operacji takich jak segmentacja obrazu, detekcja krawędzi oraz redukcja szumów. Układ ten stanowi realizację Sieci Synchronizowanych Oscylatorów (SSO) w technice cyfrowej. Cechy zaproponowanego układu zostały porównane z analogową implementacją sieci SSO. W artykule zawarto również symulację funkcjonalną IP Core opracowanego procesora podczas segmentacji przykładowego obrazu binarnego.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.