Wyniki wyszukiwania - BazTech

Ograniczanie wyników

2 Elektronika : konstrukcje, technologie, zastosowania

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: rotacja priorytetów

Sortuj według:

Ogranicz wyniki do:

Analityczna metoda opisująca działanie układów arbitrażu z rotacją priorytetów

Taborek K.

Elektronika : konstrukcje, technologie, zastosowania

2012

Vol. 53, nr 10

76-78

W artykule zaprezentowano analityczną metodę opisującą działanie układów arbitrażu z rotacją priorytetów. Opisane zostało działanie dwóch typów tego rodzaju arbitrów: "z pełną rotacją priorytetów do najniższego" oraz "z pełną rotacją priorytetów do najwyższego". Przeprowadzona została analiza działania tych arbitrów, która pozwoliła zdefiniować "macierz prawdopodobieństw priorytetów". Obliczając wszystkie elementy tej macierzy, można analilycznie wyznaczać wydajność systemów, wyposażonych w opisane układy arbitrażu. Obliczenia zostały wykonane dla systemów z 2, 3, i 4 klientami (procesorami). Zostały przedstawione wyniki, otrzymane dzięki tej analitycznej metodzie. Wyniki te zostały porównane z odpowiadającymi im wynikami doświadczalnymi, otrzymanymi za pomocą pomiarów w rzeczywistym systemie wieloprocesorawym.

The paper presents the analytical method, which describes activity of arbitration circuits with priority rotation. Activity of two types of the arbiters was described. These two types of the arbiters were called: "with full rotation of priorities to the lowest one" and "with full rotation of priorities to the highest one". Activity analysis of these arbiters was made. Thanks to this. the special matrix called ''priority probability matrix" was defined. When we calculate all the elements of this matrix, we will be able to predict the performance of the systems, which are equipped with one of the described arbitration circuits. The calculations were executed for the systems with 2, 3, and 4 customers (processors). The results obtained thanks to this analytical method were given. These analytical results were compared with the corresponding experimental results, which had been obtained earlier from measurements m the real multiprocessor system.

Układ arbitrażu z pełną rotacją priorytetów do najniższego dla systemu wieloprocesorowego

Taborek K., Hrynkiewicz E., Pogoda Z.

Elektronika : konstrukcje, technologie, zastosowania

2007

Vol. 48, nr 11

93-96

Opisany układ arbitrażu został zaprojektowany dla klasycznego systemu wieloprocesorowego ze wspólną pamięcią i dzieloną w czasie magistralą. W arbitrażu tym został zaimplementowany algorytm arbitrażu nazwany "pełna rotacja priorytetów do najniższego". Układ arbitrażu zaprojektowano w formie modułowej i może on być rozbudowywany. Dzięki odpowiednim rozwiązaniom sprzętowym ma on prostą strukturę logiczną i może być łatwo implementowany w strukturach programowalnych FPGA. Został również zaprezentowany model kolejkowy systemu wieloprocesorowego z przedmiotowym arbitrem. Na podstawie tego modelu możliwe było wyliczenie wydajności systemu wieloprocesorowego.

The paper presents an arbitration circuit that was designed for the classical multiprocessor system with a common memory and a timesharing bus. In this arbiter was implemented the arbitration algorithm which was called "full rotation of priorities to the lowest one". The arbitration circuit was designed as modular and expandable. Thanks to proper hardware solutions this circuit has generally a simply logic structure. This logic structure was implemented in FPGA. Operation of the arbiter in the multiprocessor system was described. Block diagrams of all parts of the arbitration circuit were shown. A queueing model of the multi-processor system with the arbiter was presented. Thanks to this model, it was possible to predict performance of this system.