Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 6

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  resztowy system liczbowy
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
PL
W artykule przedstawiono metodę konwersji liczb z systemu resztowego do systemu z mieszanymi podstawami. Następnie zaprezentowano dwie metody konwersji liczb z systemu z mieszanymi podstawami do systemu dziesiętnego, oraz metodę określania parzystości i porównywania liczb zapisanych w systemie z mieszanymi podstawami.
EN
Conversion method between RNS and MRS numeric systems was presented in article. Also two methods of conversion from MRS to decimal system and algorithms of parity detection in MRS are shown. At last two methods of comparison of numbers in MRS are presented.
2
Content available remote Hierarchical residue number systems with small moduli and simple converters
EN
In this paper, a new class of Hierarchical Residue Number Systems (HRNSs) is proposed, where the numbers are represented as a set of residues modulo factors of 2k š 1 and modulo 2k. The converters between the proposed HRNS and the positional binary number system can be built as 2-level structures using efficient circuits designed for the RNS (2k - 1, 2k, 2k +1). This approach allows using many small moduli in arithmetic channels without large conversion overhead. The advantages resulting from the use of the proposed HRNS depend on the possibility of factorisation of moduli [...].
EN
The paper presents the implementation of the high-speed two-stage finite- impulse response filter (FIR) in residue arithmetic in the Field-Programmable Gate Array (FPGA). The application of residue arithmetic allows one to attain high pipelining rates of the FIR due to the use of small multipliers. This advantage is offset to some extend by the need of scaling in the multi-stage cascade connection of FIR's in order to avoid overflow of number range of the residue number system. The scaling operation may represent significant burden from hardware complexity point of view, hence its effective realization is necessary. The sealer has been applied based on the improved scaling algorithm. Finally the results of implementation of two FIR's with the order N=128 in Xilinx FPGA environment are given and analyzed.
PL
W pracy przedstawiono implementację szybkiego dwustopniowego, kaskadowego filtru FIR w technologii FPGA. Zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości potokowania w związku z użyciem małych mnożników. Zalety wynikające z użycia arytmetyki resztowej są w pewnym stopniu ograniczane koniecznością wykonywania skalowania przy kaskadowym połączeniu filtrów FIR tak, aby uniknąć nadmiaru arytmetycznego w postaci przekroczenia zakresu liczbowego zastosowanego systemu resztowego. Operacja skalowania może przedstawiać istotne obciążenie z punktu widzenia rozmiaru sprzętu, stąd jest konieczna jej efektywna realizacja. W pracy zastosowano skaler opracowany w oparciu o ulepszony algorytm skalowania. Podano rezultaty implementacji dwóch filtrów rzędu N=128. w środowisku Xilinx FPGA.
PL
W artukule przedstawiono algorytm porównujący dwie liczby, których parzystość jest określana za pomocą ich funkcji rdzenia. Rozważono przypadek, gdy w bazie znajduje się moduł parzysty.
EN
A new algorithm, of the comparison of integers in the Residue Number System, has been presented. Two cases were considered. One, when system base contains only odd moduli, and second, when one of the inoduli is even. Algorithms are based on number parity function. Parity is determined by use of core function.
PL
W artykule został opisany nowy równoległy algorytm detekcji nadmiaru multiplikatywnego w RNS, który nie wymaga rozszerzenia reprezentacji liczb. Detekcja nadmiaru dla większości możliwych iloczynów a ź b może być zrealizowana bez konieczności wykonywania mnożenia. Realizacja algoytmu w RNS może być wykonana przy użyciu konwersji do systemu liczbowego z mieszanymi podstawami (Mixed-Radix Conversion - MRC) lub przy użyciu funkcji rdzenia liczby.
EN
A new algorithm of multiplicative overflow detection in the Residue Number System has been presented. It makes possible overflow detection for all products a-b, where a,b L {0, 1, ..., M - 1} and M is number range of the system, without executing of time consuming and difficult division. For the majority of products a b overflow detection is possible before realization of multiplication. The algorithm is realize with use the core function.
EN
The residue-to-binary conversion is the key operation in all digital signal processing applications that use the Residue Number System (RNS). In this work a new conversion technique based on the Chinese Remainder Theorem (CRT) for 5- and 6-bit moduli is proposed. It is especially suited for the realization with the use of binary arithmetic. the specific property of the realization with the use of binary arithmetic. The specific property of the technique is a way of calculation of the excess factor r in the CRT formula that makes possible, under certain conditions, the reduction of processed numbers from the range [0,nM) to [0,2M) where "M" is the product of moduli. This is done by replacing the calculation of "r" by the computation of the result of division of the sum of projections by a power of 2 close to M. Such approach allows for very effective hardware realization of the converter. Only small ROM`s and standard binary adders are required. Moreover, the pipelining on the Full-Adder (FA) level possible.
PL
Konwersja liczb z systemu resztowego do systemu binarnego jest podstawową operacją we wszystkich układach cyfrowego przetwarzania sygnałów, które wykorzystują system resztowy. W niniejszej pracy zaproponowano nowa metodę konwersji opartą o chinskie twierdzenie o resztach dla modułów 5- i 6-bitowych. Specyficzną cechą nowej metody jest sposób obliczania tzw. współczynnika pomiaru "r" w formule chińskiego twierdzenia o resztach, co umożliwia pod pewnymi warunkami, redukcję przetwarzanych liczb z zakresu [0,nM) do [0,2M). Jest to realizowane poprzez zastąpienie obliczania "r" obliczaniem rB, gdzie M jest potęgą liczby 2 bliska M. Takie podejście pozwala na bardzo efektywną sprzętową realizację konwertora. Konieczne są tylko małe pamięci typu ROM i standardowe sumatory binarne. ponadto możliwa jest realizacja potokowa z częstotliwością ograniczoną opóźnieniem sumatora 1-bitowego.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.