Wyniki wyszukiwania - BazTech

1

Integracja radaru wizualizacji podpowierzchniowej (GPR) z użyciem technologii FPGA

Olech B.

Pomiary Automatyka Kontrola

|

2013

|

R. 59, nr 8

751--753

PL

Radar wizualizacji podpowierzchniowej służy do zobrazowania struktur niedostępnych dla wzroku ludzkiego (geologia, budownictwo, archeologia, wykrywanie min bojowych itp.). Integracja radaru narzuca szczególne cechy techniczne komponentów składowych (np. różnorodność i precyzja czasowa sygnałów). Technologia FPGA doskonale spełnia te wymagania, oferując możliwość generowania wysokorozdzielczych czasowo sygnałów, budowania transmisji danych oraz wykonywania zadań cyfrowego przetwarzania sygnałów.

EN

Ground penetrating radar (GPR) takes many different forms according to the specific application area (geology, architecture, archeology, mine detection, etc.). But the general idea is always the same; some RF/microwave spectrum is transmitted and its reflections from objects are received and converted to a computer image. It looks quite similar to the airborne radar concept, except: observed objects are rather small, being nearby to the antenna system and located underground. To observe small objects, a wide bandwidth is needed, of a few GHz usually. When objects are near the antenna system it is hardly possible to use gating in order to eliminate multi reflections. The near field geometry directly influences image reconstruction algorithms. The surface of the ground (or other material) separates in fact two dielectrics with quite different electrical properties, internal inhomogeneity is typical for a soil; strong surface reflections and clutter appear. GPR is one of the most difficult radar to build. Its antenna system is extremely difficult to construct. The bandwidth has to be the ultra wideband (UWB) kind. The electronics has to synthesize and acquire high frequency radio signals. In this work an experimental GPR is presented, with attention paid to the use of FPGA technology as a bloodstream of the system. The FPGA is able to generate high resolution in time control signals, form transmission data paths and allows implementation of high speed digital signal processing tasks.

2

Bezpośrednia cyfrowa synteza częstotliwości realizowana dla potrzeb techniki radarowej

Olech B.

Pomiary Automatyka Kontrola

|

2012

|

R. 58, nr 7

572-574

PL

Bezpośrednia synteza cyfrowa częstotliwości (DDS) jest wykorzystywana w radarach niemal zawsze, jeśli wymagane są: duża rozdzielczość nastawy częstotliwości (poziom Hz i mniej) i duża prędkość przełączania (mniej niż 1 žs). Synteza taka zapewnia bardzo dobry poziom szumów fazowych, małą niestałości przełączania (jitter) oraz ciągłość fazową przełączania, jednak generuje bliskie harmoniczne. W artykule przedstawione zostało porównanie standardowych rozwiązań DDS na tle realizacji z użyciem FPGA.

EN

Direct Digital Synthesis (DDS) is widely used in radar systems when high resolution frequency setting is the must (1 Hz or less). And, when modulation scheme of Continuous Wave (CW) radar requires fast changing in shape, or switching (1 žs or less) the frequency. DDS is less power consuming and more compact in hardware than direct analog synthesis. DDS preserves or even enhances noise level of the source clock, guarantees phase continuity during switching. The main disadvantage of DDS is the spurious level generated as the result of angle discrete integration in time and discrete voltage levels of the output periodic signal. Another disadvantage is the limited bandwidth of a few hundreds of MHz. In this paper a few standard DDS chips are presented. Examples are representative for high quality and high speed demands. Since FPGA technology covered a great piece of digital applications, it is also often used in radar technology. Apart from fast and parallel DSP applications, FPGA can generate arbitrary modulated CW signals. However, FPGA works with lower clocks than standard (or ASIC) chips, it further limits the bandwidth available. But because of the FPGA re configurability, some dedicated improvements for spurious reduction are available. This makes FPGA the attractive solution, making also system on chip integration possible. For these reasons, in this paper an example of FPGA implemented DDS is analyzed too, giving a reference in relation to the standard solutions.

3

Designing heterogeneous reconfigurable systems : feasibility analysis, temporal partitioning and multi-processor scheduling

Popp A., Le Moullec Y., Olech B.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

Vol. 50, nr 12

130-133

EN

In this paper we give an overview of directions of our research within the domain of heterogeneous reconfigurable systems. Our work is focused on heterogeneous signal processing architectures that consist of several processing units such as FPGAs and DSPs, where the FPGAs provide either full reconfiguration or partial reconfiguration. Although exist some scheduling methods, there is a lack of well defined methods and scheduling algorithms for architectures with several FPGAs and SW processors.

PL

W artykule przedstawiono ogólny zarys kierunków badań w zakresie projektowania niejednorodnych systemów rekonfigurowalnych. Autorzy skoncentrowali swój wysiłek na niejednorodnych architekturach systemów przetwarzania sygnałów składających się z wielu jednostek przetwarzających typu FPGA i DSP, gdzie FPGA oferują pełną lub częściową rekonfiguracje. Chociaż istnieją metody planowania rozlokowywania zadań w czasie dla A) rekonfigurowalnych systemów zawierających jeden układ FPGA i jeden procesor standardowy, a także B) niejednorodnych systemów wieloprocesorowych standardowych, to jednak brakuje dopracowanych metod i algorytmów planowania zadań w czasie dla systemów zawierających więcej niż jeden układ FPGA oraz pewną liczbę procesorów standardowych. Jest to powód zainteresowania badawczego autorów, u którego podstaw leży rozwinięcie podejścia z punktów A) oraz B). W szczególności, zamiar dotyczy problemu czasowego rozlokowywania zadań oraz planowania zadań w niejednorodnych systemach wieloprocesorowych.