Bloki klasy 200 MW stanowią w Krajowym Systemie Elektroenergetycznym grupę jednostek o dużym podobieństwie technologicznym. Bloki te mają praktycznie takie same układy zasilania kotła w wodę zasilającą, oparte na trzech pompach. Zarówno same bloki energetyczne, jak i układy wody zasilającej zostały starannie przebadane podczas wieloletniej eksploatacji. Wnioski z badań i praktyki eksploatacyjnej nasuwają szereg spostrzeżeń. Ich ponowna analiza jest istotna, chociażby z punktu widzenia obecnych i przyszłych funkcji, jakie bloki te będą pełnić w KSE. Opierając się na doświadczeniach ze zrealizowanych prac pomiarowo-analitycznych, jak też i projektowo-remontowych, w artykule dokonano analizy głównych zagadnień, jakie mają istotny wpływ na ekonomikę pracy agregatów wody zasilającej. Analiza została wykonana w odniesieniu do aktualnych grafików obciążeniowych wybranych bloków w kontekście możliwości poprawy wskaźników produkcyjnych poprzez obniżenie mocy potrzeb własnych, zwłaszcza w obszarze pracy bloku na poziomie minimum technicznego. W wyniku przeprowadzonej analizy stwierdzono, że istnieje potencjał dla znacznej redukcji poboru mocy drogą eliminacji poszczególnych źródeł strat.
EN
200 MW power units constitute the group of a close technical resemblance. All these units are equipped with practically the same feed water systems basing on three pumps. Both power units and feed water systems were thoroughly checked during many years of operation. Conclusions from research and operational practice raise a number of observations. It is essential to re-analyse them at least from the point of view of their present and future duties that the units will perform in the Polish Power System. Basing on the experience from measurement and analytical works as well as from the design and overhaul ones, an analysis is made of main problems that have substantial influence on the economics of feed water units work. Analysis is made with respect to actual loading schedules of selected power units in terms of possibility to improve production indicators through reduction of power needed for auxiliary services, in particular in the field of a power unit work at the technical minimum level. As a result of the carried out analysis a conclusion is made that there is a potential for significant reduction of power consumption in the way of elimination of various sources of losses.
W pracy zaprezentowano przeprowadzoną komputerową weryfikację czasów obliczeń piętnastu nowoutworzonych algorytmów heurystycznych dla potrzeb redukcji poboru mocy cyfrowych układów CMOS. W zrealizowanych badaniach eksperymentalnych wykorzystano ogólnodostępne przykłady testowe ISCAS, zaczerpnięte z laboratorium CBL. Uzyskane wyniki pozwalają na akceptację nowoopracowanych algorytmów redukcji poboru mocy układów CMOS z punktu widzenia ich złożoności obliczeniowej.
EN
This paper presents a computer verification of computational complexity of 15 newly elaborated heuristic algorithmsfor low power design of digital CMOS circuits. The verified algorithms were tested against a set of commonly available ISCAS benchmarks from CBL laboratory. The computational complexities of the tested heuristic algorithms were verified experimentally.
W pracy zaprezentowano wyniki komputerowej weryfikacji cyfrowego układu CMOS utworzonego z klastrów Cn-1, Cn-2, …, Ci, … C0, z których każdy jest zasilany odpowiednio malejącymi wartościami napięć Vddn-1 > Vddn-2 > … > Vddi > … > Vdd0 . Zbiór klastrów {Ci} został utworzony przy pomocy algorytmu ECA (Evolutionary Clustering Algorithm) dla potrzeb redukcji mocy pobieranej ze źródła zasilającego. Otrzymane rozwiązanie charakteryzujące się zmniejszeniem zapotrzebowania na moc zasilającą nie powoduje pogorszenia przepustowości zaprojektowanego systemu cyfrowego CMOS.
EN
The paper presents results of a computer simulation of a CMOS digital circuit composed of Cn-1, Cn-2, …, Ci, … C0 clusters. The clusters are supplied with voltages Vddn-1 > Vddn-2 > … > Vddi > … > Vdd0, respectively. Set of clusters {Ci} was created with aid of ECA (Evolutionary Clustering Algorithm) for reduction of power dissipated. The obtained result enables for power reduction without deteriorating the throughput of the designed CMOS circuit, measured as system latency.
Praca dotyczy systemu do przechowywania oraz analizy informacji o modelach jednostek funkcjonalnych układów cyfrowych CMOS. Przedstawia podstawowe wymagania projektu systemu, jego projekt oraz omawia niektóre aspekty jego implementacji. System utworzono w oparciu o środowisko relacyjnych baz danych HSQLDB dostępne na zasadzie wolnego oprogramowania. Został on wybrany ze względu na wysoką wydajność oraz łatwość integracji z tworzonym system do redukcji poboru mocy cyfrowych układów CMOS. W jego implementacji zastosowano warstwę pośredniczącą ORM (Object Relational Mapping) umożliwiającą łatwe przystosowanie do współpracy z inną bazą relacyjną danych, w przypadku zmiany wymagań w trakcie eksploatacji.
EN
The paper presents the developed software system for storing and analyzing information concerning digital CMOS circuits models’. The system has been designed with application of HSQLDB relational database system being the free software. The system was chosen because of its good performance and easy integration with the designed system for digital CMOS circuits’ power reduction. The developed system uses also the ORM (Object Relational Mapping) layer which enables for easy adaptation to another relational database system, in case of requirement change during the maintenance phase.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.