PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 11

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  reconfigurable systems
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Synteza i implementacja układu sterowania w strukturze FPGA opisanego językiem SFC zgodnego z IEC61131
Milik A., Pułka A.
Elektronika : konstrukcje, technologie, zastosowania
|
2014
|
Vol. 55, nr 12
17-20
PL
Artykuł przedstawia opracowany całościowy proces syntezy wielokontekstrowego sprzętowego układu sterowania implementowanego w strukturach FPGA. Dedykowana struktura sprzętowa pozwala na zdecydowane zredukowanie czasu przetwarzania w porównaniu z rozwiązaniami programowymi. Program podlegający syntezie jest opisany językiem SFC zgodnie z normą IEC61131-3. W procesie syntezy wykorzystano oryginalną grafową metodę reprezentacji postaci pośredniej programu sterowania. Metoda konstruowania postaci pośredniej zachowuje własności przetwarzania, ujawniając zadania równoległe. Opracowano również metodę odwzorowania technologicznego dla tablicowych układów FPGA. W celu porównania przedstawiono rezultaty implementacji opracowanej metody oraz bezpośredniego odwzorowania postaci grafowej.
EN
The paper presents the synthesis and implementation algorithms of multiple context logic controller implemented in a FPGA. A massively parallel hardware execution of control algorithms is utilized that significantly reduces the throughput time. The input program is written in the SFC according to the IEC61131-3 standard. An originally developed intermediate representation based on data flow graph has been used for processing. The graph building algorithm maintains sequential dependencies and reveals parallel tasks in program. Developed method of scheduling and mapping is dedicated for LUT based FPGA devices. The paper is concluded with exemplary implementation comparison of greedy direct mapping and developed FPGA architecture optimized method.
2
Content available remote A Petri Net Interpretation of Open Reconfigurable Systems
Peschanski F., Klaudel H., Devillers R.
Fundamenta Informaticae
|
2013
|
Vol. 122, nr 1-2
85--117
EN
We present a Petri net interpretation of the pi-graphs - a graphical variant of the picalculus where recursion and replication are replaced by iteration. The concise and syntax-driven translation can be used to reason in Petri net terms about open reconfigurable systems. We demonstrate that the pi-graphs and their translated high-level Petri nets agree at the semantic level. In consequence, existing results on pi-graphs naturally extend to the translated Petri nets, most notably a guarantee of finiteness by construction.
3
Content available Obrazowe systemy FPGA w Laboratorium Biocybernetyki
Gorgoń M.
Pomiary Automatyka Robotyka
|
2011
|
R. 15, nr 12
94-96
PL
W artykule przedstawiono tematykę badań naukowych dotyczących implementacji systemów obrazowych FPGA, prowadzonych w Laboratorium Biocybernetyki Katedry Automatyki AGH. Pokazano główne kierunki badań na świecie i dokonano przeglądu literatury w zakresie implementacji przetwarzania i analizy obrazów w układach FPGA. Na tym tle pokazano prace wykonane w Laboratorium Biocybernetyki, wskazując na istotny aspekt energooszczędności implementacji FPGA.
EN
The paper presents the research topics concerning the implementation of FPGA imaging systems, conducted at the Biocybernetics Laboratory of Department of Automatics AGH-University of Science and Technology. Shows the main directions of research in the world and an overview of the literature in the field of FPGA-based image processing and analysis. On this background showing the work done at the Biocybernetics Laboratory, pointing to an important aspect of energy efficiency at FPGA systems.
4
Content available Wykorzystanie w dydaktyce rekonfigurowalnych przyrządów pomiarowo-sterujących i systemów wbudowanych
Łukaszewski R., Bilski P., Mroczek K.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 11
1329-1333
PL
Artykuł przedstawia dwie platformy sprzętowe stosowane w laboratorium studenckim. Pierwszą z nich jest rekonfigurowalny system RIO firmy National Instruments, drugą - płyta rozwojowa przeznaczona do rozwoju oprogramowania wbudowanego do węzłów sieci czujnikowych i komputerowej akwizycji danych. Obie platformy pozwalają na projektowanie urządzeń z systemami wbudowanymi (również czasu rzeczywistego) jako elementów większych, rozproszonych systemów pomiarowo-sterujących (RSPS).
EN
The paper presents two hardware platforms used for didactic purposes in a student laboratory. The first one is a reconfigurable system by the National Instruments CompactRIO. It is an industrial computer aimed at automation and control of processes, for example during diagnostic procedures and in the factory production. As NI solutions often become worldwide standards, it is reasonable to train future engineers in programming their systems. With CompactRIO, the main effort of a designer is to create reliable applications working in the Real-Time mode. The second platform is an evaluation board usually applied as a node in the sensory network or to the computer data acquisition. The main problem here is the FPGA array configuration to perform measuring and controlling tasks. Both solutions can be used to design embedded systems being a part of larger systems. The paper presents the structure and architecture of both devices, including description of programming methodologies. Technical characteristics of both devices are described in detail, revealing their advantages and limitations. Then, applications to the process of engineer education are presented, based on the examples from the Institute of Radioelectronics, Warsaw University of Technology. These include both laboratory exercises and student projects, where they can solve particular engineering tasks using the presented hardware. The paper is supplemented with conclusions and future prospects of the introduced systems in didactics.
5
Content available An Efficient Hardware Implementation of Smith-Waterman Algorithm Based on the Incremental Approach
Pułka A., Milik A.
International Journal of Electronics and Telecommunications
|
2011
|
Vol. 57, No. 4
489-496
EN
The paper presents optimized hardware structure applied to genome alignment search. The proposed methodology is based on dynamic programming. The authors show how starting from the original Smith-Waterman approach, the algorithm can be optimized and the evaluation process simplified and speeded-up. The main idea is based on the observations of growth trends in the adjacent cells of the systolic array, which leads to the incremental approach. Moreover various coding styles are discussed and the best technique allowing further reduction of resources is selected. The entire processing unit utilizes fully pipelined structure that is well balanced trade-off between performance and resource requirements. The proposed technique is implemented in modern FPGA structures and obtained results proved efficiency of the methodology comparing to other approaches in the field.
6
Parametryzowany moduł diagnostyczny implementowany w układach FPGA
Zagoździńska A., Poźniak K., Romaniuk R. S.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 11
138-142
PL
Współczesne systemy elektroniczne umożliwiają budowanie dużej liczby modułów implementowanych w strukturach PLD. Istnieje konieczność wykorzystywania metod diagnostycznych, które w wielu przypadkach są niewystarczające. W artykule przedstawiono uniwersalny moduł diagnostyczny, umożliwiający nadzorowanie i diagnostykę złożonych bloków funkcjonalnych implementowanych w strukturach FPGA. Parametry modułu można dostosować do potrzeb danego projektu. Jego rozmiar i wartości zastosowanych parametrów wynikają z potrzeb projektu. Elementy modułu diagnostycznego mogą tworzyć niezależną strukturę lub współdzielić część zasobów struktury z projektem testowanym. Projektant posiada możliwość wykorzystania gotowych modułów, rozszerzenia ich funkcjonalności, bądź też zrealizowania własnych bloków funkcjonalnych. Opisane w artykule narzędzie pozwala na zwiększenie efektywności projektowania bez konieczności uzależniania projektu od rodzin układów FPGA określonego producenta.
EN
In the contemporary electronic systems there is the possibility of creating the large amount of modules implemented in the PLD structures. There is the requirement of the use of some diagnostic methods which are insufficient in some cases. This paper contains specification of the universal diagnostic module dedicated to supervise and diagnose the complex functional blocks implemented in FPGA structures. This module can be stretched and adjust to the need of every project. It's size and parameters depend on the designers need. It can be independent structure or it can share some resources with analyzed project. Designer can use already prepared blocks, expand them or create his own functional blocks. Specified tool gives the opportunity to design more effectively and independenlly from the selected FPGA family.
7
Content available Self-tuning run-time reconfigurable PID controller
Pelc M.
Archives of Control Sciences
|
2011
|
Vol. 21, no. 2
189-205
EN
Digital PID control algorithm is one of the most commonly used algorithms in the control systems area. This algorithm is very well known, it is simple, easily implementable in the computer control systems and most of all its operation is very predictable. Thus PID control has got well known impact on the control system behavior. However, in its simple form the controller have no reconfiguration support. In a case of the controlled system substantial changes (or the whole control environment, in the wider aspect, for example if the disturbances characteristics would change) it is not possible to make the PID controller robust enough. In this paper a new structure of digital PID controller is proposed, where the policy-based computing is used to equip the controller with the ability to adjust it's behavior according to the environmental changes. Application to the electro-oil evaporator which is a part of distillation installation is used to show the new controller structure in operation.
8
Content available remote Parallel implementation of local thresholding in Mitrion-C
Kryjak T., Gorgoń M.
International Journal of Applied Mathematics and Computer Science
|
2010
|
Vol. 20, no 3
571-580
EN
Mitrion-C based implementations of three image processing algorithms: a look-up table operation, simple local thresholding and Sauvola's local thresholding are described. Implementation results, performance of the design and FPGA logic utilization are discussed.
9
Designing heterogeneous reconfigurable systems : feasibility analysis, temporal partitioning and multi-processor scheduling
Popp A., Le Moullec Y., Olech B.
Elektronika : konstrukcje, technologie, zastosowania
|
2009
|
Vol. 50, nr 12
130-133
EN
In this paper we give an overview of directions of our research within the domain of heterogeneous reconfigurable systems. Our work is focused on heterogeneous signal processing architectures that consist of several processing units such as FPGAs and DSPs, where the FPGAs provide either full reconfiguration or partial reconfiguration. Although exist some scheduling methods, there is a lack of well defined methods and scheduling algorithms for architectures with several FPGAs and SW processors.
PL
W artykule przedstawiono ogólny zarys kierunków badań w zakresie projektowania niejednorodnych systemów rekonfigurowalnych. Autorzy skoncentrowali swój wysiłek na niejednorodnych architekturach systemów przetwarzania sygnałów składających się z wielu jednostek przetwarzających typu FPGA i DSP, gdzie FPGA oferują pełną lub częściową rekonfiguracje. Chociaż istnieją metody planowania rozlokowywania zadań w czasie dla A) rekonfigurowalnych systemów zawierających jeden układ FPGA i jeden procesor standardowy, a także B) niejednorodnych systemów wieloprocesorowych standardowych, to jednak brakuje dopracowanych metod i algorytmów planowania zadań w czasie dla systemów zawierających więcej niż jeden układ FPGA oraz pewną liczbę procesorów standardowych. Jest to powód zainteresowania badawczego autorów, u którego podstaw leży rozwinięcie podejścia z punktów A) oraz B). W szczególności, zamiar dotyczy problemu czasowego rozlokowywania zadań oraz planowania zadań w niejednorodnych systemach wieloprocesorowych.
10
Content available Softprocesor wizyjny z rekonfigurowalną listą instrukcji
Kwiatkowski M., Kołton M., Russek P., Wiatr K.
Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
|
2006
|
T. 10, z. 3
385-393
PL
Autorzy artykułu prezentują rozwiązanie sprzętowe zrealizowane w układach logiki rekonfigurowalnej FPGA, stanowiące propozycję uniwersalnej platformy służącej do przetwarzania obrazu. Dedykowane rozwiązania sprzętowe są tradycyjnie stosowane w przetwarzaniu obrazu jako alternatywa do metod softwarowych, ponieważ oferują atrakcyjne moce obliczeniowe przy niewielkiej ilość użytych zasobów sprzętowych. Znaną niedogodnością tych metod jest czasochłonność procesu projektowego. Przedstawiony procesor z rekonfigurowalną listą rozkazów stanowi rozwiązanie pośrednie pomiędzy rozwiązaniami sprzętowymi i programowym, oferując uproszczony proces realizacji algorytmu przy atrakcyjnych parametrach czasowych. W artykule zaprezentowano przykładowe zastosowanie procesora do realizacji dyskretnej transformaty kosinusoidalnej.
EN
The Authors present hardware solution implemented in FPGA reconfigurable logic which is a proposal of a universal platform for the image processing. Dedicated hardware is a traditional solution in image processing area as an alternative to the software methods because it offers high processing power/hardware resources ratio. The common disadvantages of that approach is time consuming implementation time. Presented processor with reconfigurable instruction set is a compromise between software and hardware. It offers easier design flow. In the paper discrete cosine transform implementation is presented as an example.
11
Rekonfigurowalne systemy scalone (PSoC)
Łuba T., Piwowarska E., Jaworski Z.
Elektronika : konstrukcje, technologie, zastosowania
|
2005
|
Vol. 46, nr 8
21-24
PL
Przedstawiono projektowanie systemów realizowanych w jednomodułowej strukturze scalonej tzw. System on Chip. Szczególnie uwzględniono projektowanie w rekonfigurowanych strukturach FPGA. Omawiane są również mankamenty metod i narzędzi projektowania.
EN
The paper presents an approach to System on Chip designs. The approach targets SoC designs containing reconfigurable FPGA. The paper also points out the weak aspects of related synthesis methods and tools.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.