Wyniki wyszukiwania - BazTech

1

Optimized implementation of lattice Boltzmann method in ARUZ

Jabłoński Grzegorz, Kupis Joanna

International Journal of Microelectronics and Computer Science

|

2018

|

Vol. 9, nr 2

79--84

EN

The paper presents the optimized implementation of the Lattice Boltzmann method on ARUZ, a massively parallel FPGA-based simulator located in Lodz, Poland. Compared to previous publications, a performance improvement of 46% has been achieved on D2Q9 lattice due to overlapping of communication with computation. The presented approach is suitable also for other cellular automata-based simulations. Extrapolation of results from the single ARUZ board suggests, that LBM simulation of 1080 × 480 lattice on 18 panels of ARUZ would reach the performance of 302 · 103 MLUPS (Million Lattice Updates per Second). This implementation has been compared to the classical supercomputer solution, giving much better power efficiency (3000 MLUPS/kW vs. 1280 MLUPS/kW, respectively).

2

The application of high level synthesis for implementation of lattice Boltzmann method in ARUZ

Jabłoński G., Kupis J.

International Journal of Microelectronics and Computer Science

|

2017

|

Vol. 8, nr 1

36--42

EN

The paper presents the implementation results of D2Q9 Lattice Boltzmann method on ARUZ, a massively parallel FPGA-based simulator built in Lodz, Poland in 2015, optimized for execution of the Dynamic Lattice Liquid algorithm. The results of tests on a single ARUZ board indicate, that the LBM simulation of 864 × 384 lattice on 18 panels of ARUZ would reach the performance of 206 · 103 MLUPS (Million Lattice Updates per Second).

3

High quality analog mixer in reconfigurable system

Olech B., Kapruziak M.

Elektronika : konstrukcje, technologie, zastosowania

|

2007

|

Vol. 48, nr 7

28-31

EN

Digital configurable logic is much more advanced and ubiquitous when compared to possible analog configurable world - now supported mainly with relatively low frequency FPAA and marginally with some FPMA concepts. The problem is how to achieve configurable functionality on high frequency analog path with reasonable system integration and cost. Presented paper deals with this issue considering an analog mixer example and discussing some observations appeared when RF signal acquisition circuits have been developed. Authors argue that using a hybrid approach when building high frequency analog path, by complementing the configurable digital logic with dedicated radio-frequency components, high quality applications with configuration features may be expected.

PL

Rekonfigurowalne układy cyfrowe są dużo bardziej zaawansowane technologicznie i metodycznie oraz rozpowszechnione w porównaniu z rekonfigurowalnymi rozwiązaniami typu analogowego - wspomaganymi obecnie głównie przez układy FPAA o ograniczonej częstotliwości pracy oraz przez pewne koncepcje typu FPMA. Problem sprowadza się do możliwości uzyskania modyfikowalnej funkcjonalności w analogowym torze wysokiej częstotliwości zachowując odpowiednią integrację systemu przy akceptowalnych kosztach. Prezentowany artykuł podejmuje ten problem opierając się na przykładzie miksera analogowego oraz pewnych obserwacjach poczynionych podczas realizacji toru radiowego pozyskiwania danych. Autorzy proponują zastosowanie podejścia hybrydowego dla realizacji analogowego toru wysokiej częstotliwości, poprzez uzupełnienie rekonfigurowalnych elementów o charakterze cyfrowym specjalizowanymi elementami częstotliwości radiowych.

4

Projektowanie topografii systemów VLSI. Cz. 4. Symulowane wyżarzanie, sieci neuronowe

Nagórny Z., Kos A.

Kwartalnik Elektroniki i Telekomunikacji

|

2006

|

Vol. 52, z. 4

697-727

PL

Niniejsza praca jest czwartą, ostatnią częścią przeglądu metod rozmieszczania modułów, stosowanych podczas projektowania topografii układów VLSI. Modułem jest fragment systemu wyodrębniony ze względu na pełnioną funkcję. Praca jest poświęcona algorytmowi symulowanego wyżarzania oraz sieciom neuronowych. Przedstawiono dokładny opis algorytmu symulowanego wyżarzania oraz sposób zastosowania algorytmu do rozmieszczania modułów. Programy wykorzystujące algorytm symulowanego wyżarzania zostały szczegółowo opisane. W tym celu scharakteryzowano następujące programy rozmieszczania: TimberWolf, MGP, MPG-MS, VPR. Następnie, opisano sposób zastosowania sieci samoorganizującej się oraz sieci Hopfielda w optymalizacji topografii układów VLSI. Przedstawiono rezultaty rozmieszczania modułów otrzymane z użyciem sieci Hopfielda. Następnie, scharakteryzowano inne metody stosowane podczas rozmieszczania modułów: algorytmy genetyczne, strategie ewolucyjne, schemat rozmieszczanie-planowanie topografii-rozmieszczanie, programy dla układów 3D VLSI oraz sprzętowe metody rozwiązania problemu rozmieszczania modułów. Porównano metody rozmieszczania modułów przedstawione w przeglądzie.

EN

The design process of the VLSI circuits requires the use of computer aided design tools. This paper is the fourth part of the survey of the cell placement techniques for digital VLSI circuits. In this part of the survey, the simulated annealing algorithm and neural networks are presented. An application of the simulated annealing algorithm to the cell placement problem is described. Nowadays the tools used for the cell placement, which utilize the presented algorithms are characterized: TimberWolfSC, TimberWolfMC, MGP, MPG-MS, VPR. Then, applications of neural networks to the cell placement problem are described. A self-organizing network and Hopfield network for the cell placement problem are presented. Some circuit layouts generated by using the Hopfield network are presented. Applications of a genetic algorithm, evolutionary strategy, three-stage placement-floorplanning-placement flow and special purpose hardware for the cell placement are described. Tools used for the 3D VLSI cell placement are characterized. Some conclusions concerning described techniques and tools are presented.