Wyniki wyszukiwania - BazTech

Ograniczanie wyników

1 Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

1 2003

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: rachunek podziałów

Sortuj według:

Ogranicz wyniki do:

Synteza układów sekwencyjnych w strukturach FPGA z wbudowanymi blokami pamięci

Łach J., Sapiecha E., Zbierzchowski B.

Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

2003

nr 2-3

81-86

Przedstawiono ogólną metodę syntezy układów sekwencyjnych w strukturach z wbudowanymi pamięciami. Metoda wykorzystuje pojęcie dekompozycji szeregowej i polega na dekompozycji bloku pamięci na dwa bloki: układ modyfikacji adresu i pamięć o zredukowanej pojemności. Umożliwia ona implementację układów typu FSM przekraczających wymagane pojemności pamięci w dostępnych modułach FPGA. Wyniki badań eksperymentalnych pokazują, że efektywność metody jest znacznie większa niż w komercyjnych narzędziach projektowania.

A general method for the synthesis of sequential circuits using embedded memory blocks is presented. The method is based on the serial decomposition concept and relies on the decomposition of memory block into two blocks: a combinational address modifier and a smaller memory block. This makes possible to implement FSM that exceed available memory through using embedded memory blocks and additional programmable logic. The experimental data demonstrate the efficiency of the proposed approach and large improvements over results obtained by commercially available tools.