In this paper a hardware implementation of parallel digital image processor designed and implemented in FPGA technology is presented. The circuit core contains 16x16 array for image processing and analysis. Processor architecture and principles of operation are presented. Synthesis and implementation details are also described and discussed. The proposed processor was tested on binary images labeling, sample analysis results along with discussion are also included.
PL
W artykule przedstawiono sprzętową realizację w technologii FPGA cyfrowego, równoległego procesora obrazu. Rdzeń układu stanowi matryca składająca się z 16x16 jednostek przetwarzania. Omówiono architekturę oraz zasady działania procesora jak również wyniki jego syntezy oraz implementacji. Proponowany procesor został przetestowany dla etykietowania obrazów binarnych, uzyskane wyniki poddano dyskusji.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.