Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Powiadomienia systemowe

Sesja wygasła!
Sesja wygasła!
Sesja wygasła!

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: równoległe przetwarzanie obrazu

Sortuj według:

Ogranicz wyniki do:

Scalability evaluation of Matlab routines for parallel image processing environment

Saif J. A. M., Sumionka P.

TASK Quarterly : scientific bulletin of Academic Computer Centre in Gdansk

2017

Vol. 21, No 4

423--433

Image edge detection plays a crucial role in image analysis and computer vision, it is defined as the process of finding the boundaries between objects within the considered image. The recognized edges may further be used in object recognition or image matching. In this paper a Canny image edge detector is used which gives acceptable results that can be utilized in many disciplines, but this technique is time-consuming especially when a big collection of images is analyzed. For that reason, to enhance the performance of the algorithms, a parallel platform allowing speeding up the computation is used. The scalability of a multicore supercomputer node, which is exploited to run the same routines for a collection of color images (from 2100 to 42000 images) is investigated.

Implementation of the parallel digital processor for image analysis using FPGA technology

Brylski P., Strzelecki M.

Elektronika : konstrukcje, technologie, zastosowania

2011

Vol. 52, nr 5

68-71

This paper presents the parallel digital processor designed for image analysis. It is implemented in technology. The image processor is designed for image segmentation and other types of analysis like edge detection or noise removal. The processor architecture and modifications of the segmentation algorithm described in this work are aimed to reduction the FPGA resources, namely the area of the image pixel that represents basic image processing unit.

W publikacji przedstawiono implementację w technologii FPGA cyfrowego, równoległego procesora obrazu, przeznaczonego do realizacji wybranych zadań przetwarzania i analizy obrazu takich jak segmentacja, wykrywania krawędzi oraz usuwanie szumu. Przedstawiona architektura procesora oraz modyfikacje algorytmu przedstawione w niniejszym artykule mają na celu zmniejszenie powierzchni struktury FPGA zajmowanego przez układy odpowiadające za przetwarzanie pojedynczego piksela obrazu i konsekwencji ograniczenie zasobów FPGA potrzebnych do realizacji układu.