PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 25

Liczba wyników na stronie
first rewind previous Strona / 2 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  programmable logic devices
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 2 next fast forward last
1
Content available Projektowanie układów cyfrowych w języku programowania sprzętu VHDL – prezentacja witryny internetowej
Noga K. M., Motyka P. S.
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
|
2018
|
Nr 60
91--96
PL
W artykule przedstawiono nową witrynę internetową zrealizowaną w Katedrze Automatyki Okrętowej Akademii Morskiej w Gdyni. Na stronie zostały umieszczone informacje niezbędne do przygotowania własnych projektów układów cyfrowych opracowywanych w edytorze tekstowym i graficznym języka VHDL w środowisku Quartus. Strona zawiera przykłady rozwiązań począwszy od układów prostszych do bardziej zaawansowanych. W każdym z tych projektów przedstawiono przykładowe rozwiązania. Ponadto do każdego projektu, opracowanego przy użyciu obu wymienionych edytorów, zostały dołączone komentarze ułatwiające zrozumienie rozpatrywanych zagadnień.
EN
The article presents a new website, realized at Department of Ship Automation in Gdynia Maritime University, based on an engineering diploma thesis. The website contains information necessary to prepare own digital circuit designs developed in the text and graphic editor of the VHDL hardware description language in the Quartus environment. There are examples of solutions from simpler to more advanced ones on the website, e.g. an adder implementation, a design of a sequential counter working in accordance with a specific graph, control plotters work, a system detecting a specific combination of input bits, a control system of a cargo lift, and so one. Each project contains a description of an example solution. Furthermore, for each project prepared in both editors, a commentary was added to facilitate understanding of the issues under consideration. The source files of all projects have been placed on the website, which allows students to be run on their own computers.
2
Content available remote Wbudowane samotestowanie specjalizowanych urządzeń sterowania ruchem drogowym
Firląg K.
Prace Naukowe Politechniki Warszawskiej. Transport
|
2016
|
z. 113
151--161
PL
Uszkodzenia i błędy powstające podczas eksploatacji urządzeń sterowania ruchem drogowym mogą powodować zagrożenie bezpieczeństwa w ruchu drogowym, stąd też testowanie i diagnostyka urządzeń sterowania ruchem drogowym jest ważnym zagadnieniem. W artykule przedstawiono metody realizacji wbudowanego samotestowania w specjalizowanych urządzeniach sterowania ruchem realizowanych w układach programowalnych. Szczegółowo przedstawiono architekturę BIST realizującą testowanie prewencyjne w stanie bezczynności urządzenia. Przedstawiono zastosowanie liniowych generatorów o sprzężeniu zwrotnym LFSR w generacji pseudolosowych wektorów testowych oraz tworzeniu sygnatur testowanego układu. Przeanalizowano wpływ różnych struktur BIST na parametry użytkowe sterowników.
EN
Defects and errors occurring during exploitation of road traffic control devices may effect endanger the road safety, hence, testing and diagnostics of road traffic control devices is an issue of crucial significance. The paper presents the methods of execution of built-in self-testing within specialized road traffic control devices realized within programmable systems. Architecture of built-in self-test (BIST) has been presented in detail which realizes preventive testing during device idle state. Application has been shown of linear generators characterized by LFSR feedback within generation of pseudorandomized test vectors as well as obtaining signatures from system testing. Influence of various BIST structures on performance characteristics of controllers has been analyzed.
3
Content available Modele sterowane cyfrowo
Noga K. M.
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
|
2015
|
Nr 46
81--84
PL
W artykule zostaną przedstawione fizyczne modele przygotowane i oprogramowane, w ramach prac dyplomowych, w Katedrze Automatyki Okrętowej Akademii Morskiej w Gdyni, umożliwiające studentom poznanie zasad projektowania, testowania i implementacji algorytmów cyfrowego sterowania.
EN
This paper presents examples of application for several models of physical objects controlled by systems based on microprocessors or programmable logic devices (PLD), this is the device to following the sun, the three-wheeled robot (line follower) and the robot under-water ROV (Remotely Operated Vehicle). During laboratory sessions students create control systems and realize particular assignments with application of PLDs or microprocessors.
4
Content available Cyfrowe sterowanie z zastosowaniem układów programowalnych
Noga K. M.
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
|
2014
|
Nr 40
73--76
PL
W artykule zostaną przedstawione nowe stanowiska laboratoryjne, które zostały wykonane w Katedrze Automatyki Okrętowej AM Gdynia. Są one wykorzystywane do nauki cyfrowego sterowania z wykorzystaniem układów programowalnych i języka VHDL. Zostanie przedstawiony model windy 3-biegowej, wciągarki, sygnalizacji świetlnej na skrzyżowaniu ulicznym oraz systemu kontroli dostępu z czytnikiem kart zbliżeniowych RFID.
EN
This paper presents new laboratory models which were build in Department of Ship Automation at Gdynia Maritime University, like the model of 3-running lift, hoisting winch, light signaling on street and the system of the control of access with the reader of cards RFID. There models controlled by programmable logic devices prepared with hardware description languages VHDL.
5
Content available remote Interactive Flash Environments Based on Bayesian Networks to Improve Learning Electronic Engineering
Kuk K., Spalević P., Spalević L., Mirić B., Jovković S.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 1a
177-180
EN
This work presents a new pedagogical approach in learning electronic engineering which includes the use of active and interactive learning techniques. Interactive tasks are developed with the basic aim to make it easier for students to acquire practical knowledge in the field of digital hardware design and design implementation in complex programmable logic circuits. The multimedia application with interactive tasks is mainly developed using Adobe Flash software. The paper describes the model and architecture of a multimedia environment for the realization of interactive tasks by Bayesian approach. The interactive tasks were designed in the academic year 2011, to support the implementation of teaching the subject Programmable logic devices in the Moodle environment. On the basis of surveys carried out at the end of the semester it can be seen that the students’ first experience is very positive.
PL
W artykule przedstawiono nowy system interaktywnej nauki elektrotechniki. Wprowadzone zadania moją na celu przybliżenie studentom techniki programowania układów CPLD. Aplikacje multimedialne wykonano, korzystając z Adobe Flash. Opisane środowiska, wykonane zostało w oparciu o formułę Bayes’a.
6
Content available remote Testowanie specjalizowanych urządzeń sterowania ruchem drogowym w strukturach FPGA
Firląg K.
Prace Naukowe Politechniki Warszawskiej. Transport
|
2013
|
z. 95
115--124
PL
Urządzenia sterowania ruchem drogowym, ze względu na ich złożoność oraz ważną rolę jaką pełnią, a także wymaganą dużą niezawodność, muszą być testowane na każdym etapie ich tworzenia. Zastosowanie układów FPGA w urządzeniach srd, pozwala na zwiększenie wydajności i niezawodności tych układów, jednak wymaga wykorzystania nowoczesnych narzędzi i metod testowania tych urządzeń. Przedstawiono złożony proces powstawania urządzeń sterowania ruchem drogowym w strukturach FPGA. Dla poszczególnych etapów tego procesu został przedstawiony i przeanalizowany problem występowania i wykrywania błędów działania. Rozpatrzono błędy wynikające z błędnej specyfikacji, błędnej realizacji układu oraz błędy powstałe w wyniku uszkodzenia realizacji. Przedstawiono opracowaną metodę testowania modeli specjalizowanych urządzeń sterowania ruchem, pozwalającą wykryć błędy specyfikacji urządzeń zaprojektowanych w języku VHDL i zrealizowanych w układach FPGA.
EN
Road traffic control devices, due to their complexity and a significant role, as well as a high level of required reliability, must be tested at every stage of their creation. Application of FPGA circuits in road traffic control devices allows for increasing efficiency and reliability of these circuits, however, the use of modern tools and testing methods of these devices is required. A complex process of creation of road traffic control devices within FPGA structures has been presented. The problem of appearing and detecting operating errors has been presented and analyzed for particular stages of the process. Errors resulting from wrong specification and realization of the circuit, as well as errors resulting from realization damage have been considered. The designed method for testing models of specialized road traffic control devices has been presented, which allows for detection of specification errors of devices designed within VHDL and realized in FPGA circuits.
7
Content available Programmable logic devices as a tool in structure's damage detection applications
Maj W., Mendrok K., Barszcz T.
Mechanics and Control
|
2013
|
Vol. 32, no. 1
1--5
EN
Programmable logic devices is one of the most dynamically developing fields of technology today. It is widely used in many kinds of signal acquisition as well as data processing systems mainly because of it's large flexibility and continuously growing abilities. It gives a designer a powerful tool, which allows for the creation of almost any kind of logic topology and any kind of data processing system, which additionally may be freely reprogrammable without any physical changes in the platform device. This paper briefly describes programmable devices technology contribution in the development of various SHM (System Health Monitoring) systems. The SUM systems mentioned in this paper have already been designed, built and successfully tested on real structures.
PL
Programowalne urządzenia logiczne to jedno z najprężniej rozwijających się obecnie dziedzin technologii. Są szeroko stosowane w wielu rodzajach układów akwizycji czy przetwarzania danych, głównie z uwagi na swą elastyczność i ciągle wzrastające możliwości. Dają projektantowi narzędzie, które pozwala tworzyć dowolną topologię logicznego układu przetwarzania danych. Dodatkowym atutem jest dowolna możliwość przeprogramowania ich bez konieczności fizycznej zmiany konfiguracji układu. Ten artykuł opisuje zastosowanie wspomnianej technologii do budowy układów związanych z monitorowaniem stanu obiektów. Pokazane w pracy układy zostały zaprojektowane, wykonane i przetestowane na obiektach technicznych.
8
Content available Nowe stanowiska dydaktyczne do nauki sterowania cyfrowego z wykorzystaniem układów programowalnych
Noga K.
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
|
2011
|
Nr 30
93-96
PL
W artykule przedstawiono nowe stanowiska laboratoryjne, które są wykorzystywane w Katedrze Automatyki Okrętowej AM Gdynia do nauki sterowania cyfrowego z wykorzy-staniem układów programowalnych i języka VHDL. Przedstawiono stanowisko z platformą mobilną, modelem domu mieszkalnego, robotem kroczącym, modelem alarmowym skarbca oraz system wprowadzania danych z klawiatury matrycowej. Stanowiska te są obecnie z powodzeniem wykorzystywane w czasie zajęć z techniki cyfrowej do nauki programowania w edytorze graficznym lub tekstowym, w środowisku Quartus, Max Plus Baseline II lub Web Pack.
EN
This paper presents examples of applications for several models controlled by programmable logic devices (PLDs). During digital logic laboratory sessions students create control systems for models and realize particular assignments with application of PLDs. The purpose of laboratory sessions is to familiarize students with programming in VHDL language and software environments designed for PLD.
9
Content available Rough set methods and hardware implementations
Kopczyński M., Stepaniuk J.
Zeszyty Naukowe Politechniki Białostockiej. Informatyka
|
2011
|
Z. 8
5-17
EN
This paper describes current achievements about hardware realisation of rough sets algorithms in FPGA (Field Programmable Gate Array) logic devices. At the moment only few ideas and hardware implementations have been created. Most of the existing rough set methods implementations are software type. Software solution provides flexibility in terms of data processing and executed algorithms, but is relatively slow. Hardware implementation limits this versatility, but gives a significant increase in calculation speed. The paper also includes brief description of current authors research on the creation of this type of implementation. The testing environment uses FPGA from Altera called Cyclone II. This is a high-capacity device providing the ability to create soft-processor core, along with modules allowing to support peripherals of the development board.
PL
Zbiory przybliżone (ang. rough sets) zostały wprowadzone przez Prof. Zdzisława Pawlaka jako narzędzie wnioskowania o poj˛eciach nieostrych (ang. vague concepts). Zarówno podstawy teoretyczne jak i zastosowania zbiorów przybliżonych zostały istotnie rozwinieęte. Metody bazujące na zbiorach przybliżonych cieszą się bardzo dużym zainteresowaniem wielu środowisk na świecie. Praca opisuje bieżące dokonania na polu implementacji sprzętowych w strukturach programowalnych FPGA (ang. Field Programmable Gate Array) metod zbiorów przybliżonych. Do tej pory stworzonych zostało zaledwie kilka takich rozwiązań. Większość istniejących implementacji metod zbiorów przybliżonych jest realizowanych programowo. Rozwiązanie programowe zapewnia uniwersalność działania pod względem przetwarzanych danych oraz wykonywanych algorytmów zapewniając jednocześnie prostotę ich modyfikacji, jednak jest relatywnie powolne. Implementacja sprzętowa ogranicza tą uniwersalność, dając jednak w zamian znaczny przyrost szybkości działania. W pracy zawarto również krótki opis bieżących badań prowadzonych przez autorów nad stworzeniem tego typu implementacji. Do badań wykorzystywany jest układ FPGA firmy Altera o nazwie Cyclone II. Jest to układ o dużej pojemności zapewniający możiwość tworzenia procesorów typu soft-core wraz z modułami pozwalającymi na obsługę peryferiów płyty rozwojowej.
10
Content available Design of pseudo-equivalent microprogram automata on programmable logic devices
Bułatowa I., Radziwoniuk M.
Zeszyty Naukowe Politechniki Białostockiej. Informatyka
|
2011
|
Z. 7
17-29
PL
Metody syntezy automatów mikroprogramowalnych oparte na wprowadzeniu dodatkowych stanów wewnętrznych prowadzą do otrzymania automatów pseudoekwiwalentnych. Sekwencja słów wyjściowych takich automatów naruszana jest pojawieniem się zerowych słów wyjściowych w stanach dodatkowych, co nie zawsze jest dopuszczalne w zastosowaniach praktycznych. W artykule została przedstawiona nowa metoda syntezy automatów mikroprogramowalnych, która pozwala przekształcić automat pseudoekwiwalentny na postać ekwiwalentną. Zaproponowana została zmodyfikowana struktura automatu mikroprogramowalnego, w której zmiana sygnałów wyjściowych jest możliwa wyłącznie w stanach podstawowych, tym samym eliminuje się słowa zerowe na wyjściach automatu. Badania eksperymentalne pokazały, że złożoność realizacji zaproponowanej struktury na układach programowalnych wzrasta w nieznacznym stopniu, natomiast takie podejście pozwala znacznie rozszerzył obszar zastosowania metod syntezy automatów mikroprogramowalnych opartych na wprowadzeniu dodatkowych stanów wewnętrznych.
EN
In this paper, a new method of synthesis of microprogram automata from ASM specification is presented. This method allows converting pseudo-equivalent automaton to an equivalent one by eliminating the zero-value output sets appearing in additional internal states. The proposed method is based on a modified model of microprogram automaton, which permits changing the output signals only in the basic internal states, thereby eliminating the zero-value sets of output signals generated in additional states of pseudo-equivalent automata. This allows removing the adverse effects of introducing additional states and provides a wider application of numerous methods for the synthesis of pseudo-equivalent microprogram automata. The experimental results show that the cost of realization of the proposed structure in programmable logic devices increases insignificantly, but then it leads to extend the field of application synthesis methods based on the introduction of additional internal states.
11
Możliwość wykorzystania specyficznych własności układów FPGA do konstrukcji jednostki centralnej sterownika PLC
Chmiel M., Mocha J.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 9
167-170
PL
W artykule zaprezentowano możliwości wykorzystania specyficznych własności matryc programowalnych FPGA(ang. Fied Programmable Gate Array) do budowy bitowo-słowowej jednostki centralnej sterownika programowalnego PLC (ang Programmable Logic Controller). Szczegółowo przedstawiono elementy jednostki, które są wykorzystywane tak przez procesor bitowy, jak i procesor słowowy. Najtrudniejsza, a równocześnie dająca największe możliwości przyspieszenia pracy jednostki, jest konstrukcja efektywnych liczników oraz czasomierzy, które mogą być zrealizowane tak, aby dokładność zliczania oraz odmierzania czasu była o wiele wyższa niż standardowo. Ponadto układy FPGA dają możliwość realizacji tych elementów, tak aby dostęp do ich zasobów był jak najbardziej swobodny od strony każdego z procesorów. W artykule rozważane są również problemy związane z wymianą informacji pomiędzy procesorami, dostępem do sygnałów wejścia/wyjścia oraz efektywną realizacją operacji mnożenia oraz dzielenia.
EN
The paper presents usability of Field Programmable Gate Arrays' specific properties for building a bit-word central processing unit for a Programmable Logic Controller (PLC). The elements of the unit used by both. bit and word processors are discussed in detail. The most dificult approach yet giving most posibilities for the unit's operation speedup is design of effective counters and timers that can be implemented in the way giving much above standard accuracy of counting and time measurement. In addition the FPGA devices give the possibilty for designing these elements in the way aimed at maximally flexible acces to their resources by both processors. The paper discusses also problems related to the information exchange between processors, input/output signals access as well as effective algorithms for multiplying and dividing.
12
Content available remote Laboratorium dydaktyczne cyfrowych układów programowalnych
Byczuk M., Dębiec P.
Przegląd Elektrotechniczny
|
2010
|
R. 86, nr 11a
166-168
PL
W artykule przedstawiono innowacyjne laboratorium programowalnych układów cyfrowych zaprojektowane w Instytucie Elektroniki Politechniki Łódzkiej. Wykonane płyty testowe układów CPLD umożliwiają szybkie opanowanie przez studentów technik projektowania układów cyfrowych z wykorzystaniem zarówno modułów standardowych jak i struktur programowalnych. Nowe laboratorium może być efektywnie wykorzystane w grupach o zróżnicowanym poziomie zaawansowania, również w technikach o profilu elektronicznym.
EN
An innovative digital design laboratory is presented in the paper. The laboratory has been designed and implemented at the Institute of Electronics, Technical University of Lodz (IE TUL). Each lab board contains four separate CPLD chips. This allows for effective learning of both discrete and programmable design techniques. Instructor insights show that the new lab may be used in groups of different backgrounds in digital design, including pupils in secondary schools of electronics.
13
Uniwersalny sterownik na bazie mikrokontrolera ATmega128 dla mikroskopii bliskich oddziaływań
Garczyński K., Zielony M., Zawierucha P., Kopiec D., Gotszalk T.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
Vol. 51, nr 9
69-72
PL
Artykuł przedstawia konstrukcję i zastosowanie tanich i uniwersalnych sterowników dla systemów pomiarowych w mikroskopii bliskich oddziaływań. Głównym założeniem projektu jest minimalizacja kosztów budowy takiego systemu poprzez zastąpienie głównej jednostki sterującej, zbudowanej na procesorze sygnałowym, mikrokontrolerem jednoukładowym oraz logiką programowalną. Przedstawione zostaną algorytmy komunikacji między magistralą sterującą i komponentami systemu (karty ADC, DAC) oraz wyniki pomiarów.
EN
This paper shows a construction of universal and Iow cost control drivers for measure systems using in atomic force and scanning microscopy. Main point of this project is to minimize cost of this system and replace main central processing unit, expensive signal processor, by 8bits microcontroller and programmable logic device. l'd like to show algorithms describing Communications with PC, system components like Analog-Digital and Digital-Analog cards and present some measure effects.
14
Content available Wielozadaniowy pojazd sterowany cyfrowo
Górski K., Noga K.
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
|
2009
|
Nr 26
49-52
PL
W artykule przedstawiono pojazd zdalnie sterowany, który zbudowano w KAO w Gdyni. W pojeździe wykorzystano układ CPLD EMP7128SLC84-15N oraz 2 mikrokontrolery ATMega8-16PV, przy czym CPLD wykorzystano do sterowania silnikami i światłami, natomiast mikrokontroler do obsługi modemów radiowych i dokonywania pomiarów. Pojazd wyposażono w światła, czujnik mierzący temperaturę otoczenia oraz w zbliżeniowy czujnik ultradźwiękowy. Ponadto pojazd zawiera kamerę z nadajnikiem TV.
EN
The digitally controlled vehicle, which was built in Department of Ship Automation of Gdynia Maritime University, has been presented in this article. The design of the vehicle consists of the integrated circuit type CPLD EMP7128SLC84-15N and two microcontrollers ATMega8-16PV. The CPLD is used for controlling of motors and lights; however, the microcontroller attends the wireless modem and performs measurements. The vehicle is fitted out with lights, a sensor gauging ambient temperature, a camera with a RF transmitter and a proximity ultrasonic detector.
15
Modelowanie automatów synchronicznych w języku VHDL pod kątem efektywnego wykorzystania niezależnych narzędzi syntezy
Czerwiński R., Kulisz J.
Elektronika : konstrukcje, technologie, zastosowania
|
2009
|
Vol. 50, nr 2
77-82
PL
Artykuł dyskutuje pewne zagadnienia opisu automatów sekwencyjnych w języku opisu sprzętu VHDL, a w szczególnie problem połączenia syntezy logicznej wykonywanej w narzędziu niezależnym z syntezą fizyczną wykonywaną w oprogramowaniu komercyjnym, dostarczanym przez producenta układów programowalnych. Ze względu na czytelność i przenaszalność najbardziej atrakcyjnym sposobem wprowadzenia projektu po syntezie logicznej do narzędzia komercyjnego powinien być opis w języku opisu sprzętu, dokonany na możliwie najwyższym poziomie abstrakcji. Ponieważ narzędzia komercyjne mogą głęboko ingerować w logiczną strukturę projektu, opis behawioralny, połączony z kodowaniem stanów zdefiniowanym przez projektanta, nie zapewnia optymalnej jakości syntezy. Autorzy proponują styl opisu, który jest przenaszalny i czytelny, a jednocześnie umożliwia efektywne przeprowadzenie syntezy fizycznej w systemach komercyjnych. Wyniki eksperymentów dowodzą, że zaproponowana metoda opisu, wraz z odpowiednią metodą kodowania stanów wewnętrznych, prowadzą do redukcji powierzchni układów CPLD, w których realizowany jest automat sekwencyjny.
EN
The paper discusses certain issues concerning FSM description in an HDL, and in particular the problem of combining logic synthesis performed in vendor-independent tools with physical synthesis performed in commercial tools, supplied by PLD vendors. Because of its clarity and portability, a textual description in an HDL seems to be the most attractive way of porting the project to a commercial tool, after the logic synthesis stage. The description should use the highest possible level of abstraction. Because commercial software can in many cases "destroy" logical structure generated by independent tools, behavioural description combined with user-defined state coding doesn't provide optimal quality of synthesis. The authors propose a style of FSM modelling, that is still portable and readable, and enables effective physical synthesis in commercial tools. The method was verified for CPLD circuits. Experimental results prove that the proposed style of description, combined with an appropriate state coding, leads to more effective synthesis with regards to logic resources used.
16
Wybór modeli automatów skończonych do realizacji na bazie układów programowalnych
Klimowicz A.
Pomiary Automatyka Kontrola
|
2006
|
R. 52, nr 7 bis
106--108
PL
W pracy przedstawiono metodą wyboru odpowiedniego modelu automatu skończonego do realizacji na danym układzie programowalnym. Wybór modelu dokonywany jest spośród 50 modeli automatów skończonych klas A, B, C, D, E i F, wspólnych modeli automatów skończonych oraz modeli z rejestrami na wejściach, wyjściach oraz z zatrzaskami na wejściach. Algorytm wyboru modelu automatu uwzględnia zapewnienie realizacji wymagań systemowych, określonych typami wejść i wyjść, możliwości architektur PLD konieczne do realizacji odpowiednich modeli, klasę automatu, do której odnosi się lub jest bliski realizowany automat skończony oraz koszt realizacji modeli na PLD.
EN
In this paper, a method of selection of proper finite state machine (FSM) model for realization on PLD devices is presented. A selection of model is performed from 50 different FSM models: A, B, C, D, E, F classes, common models of FSM and models with registers on inputs and outputs. An algorithm of selection of FSM model takes into consideration system requirements described by types of inputs and outputs, PLD features needed for realization of FSM models, a class of a FSM most suitable to synthesized FSM and a cost of realization of FSM on PLD.
17
Badania efektywności metod syntezy automatów skończonychzaimplementowanych w pakiecie ZUBR
Salauyou V., Klimowicz A., Grześ T., Dymitrova-Grekov T., Bułatova I.
Pomiary Automatyka Kontrola
|
2006
|
R. 52, nr 6 bis
44-46
PL
W artykule przedstawiono pakiet programów ZUBR automatyzacji projektowania logicznego systemów cyfrowych na programowalnych układach logicznych. Opisano metody syntezy automatów skończonych zaimplementowane w pakiecie ZUBR. Wyniki badań eksperymentalnych potwierdzają efektywność opracowanych metod w porównaniu do metod stosowanych w pakietach przemysłowych pod względem kosztu realizacji i szybkości działania.
EN
In this paper the software package ZUBR for logical design of digital devices on programmable logic devices is presented. The methods of synthesis of finite state machines (FSM) implemented in package ZUBR are described. Experimental results show the higher efficiency (lower cost and higher device speed) of proposed synthesis methods in comparison with industrial design systems.
18
Optimization of compositional microprogram control units implemented on system-on-chip
Barkalov A., Wiśniewski R.
Informatyka Teoretyczna i Stosowana
|
2005
|
R. 5, nr 9
7-22
EN
In the article two methods of designing of CMCU are proposed. Both methods are oriented on application in the system-on-a-chip where dedicated memories can be used for implementation of control memory of CMCU. First method is based on the CMCU with base structure that was previously used only to the programmable devices (PLD). In the article some required changes in the structure of CMCU in order to use System-On-Chip devices (SoC) with built-in memories were proposed. Second method is based on using of part of the address of microinstruction as a code of the output o operational linear chain (OLC). The results of research of effectiveness of both methods are shown. The researches conducted by authors base shown that the best under the characteristics of interpreted flow-chart method of CMCU permits to decrease an amount of logic-elements in comparison with CMCU with base structure up to 35+42%.
19
Content available remote Układy mnożące przez stały współczynnik implementowane w ukladach programowalnych FPGA
Wiatr K., Jamro E.
Kwartalnik Elektroniki i Telekomunikacji
|
2001
|
Vol. 47, z. 2
233-253
PL
Poniższy artykuł przedstawia różne architektury równoległe układów mnożących o stałym współczynniku mnożenia, implementowanych w układach programowalnych FPGA. W pierszej części artykułu zostały opisane układy mnożące bezmnożne MM (ang. Multiplierlees Multiplication). Uklady MM wykorzystują reprezentacje kanoniczną cyfry ze znakiem CSD (ang. Canonic Sign Digit) lub / i dzielnie wspólnej podstruktury SS (ang. Sub-structure Sharing). Opisany został również nowy, zoptymalizowany pod kątem generowanego układu MM algorytm konwersji z kodu uzupełnień do dwóch do reprezentacji CSD. Druga część artykułu została poświęcona układom mnożącym wykorzystującym pamięć typu LUT (ang. Look-Up Table) i nazywanym w skrócie LM (ang. LUT based Multiplication). W konsekwencji opisano wykorzystywanie różnych modułów pamięci oraz znajdowanie optymalnej kombinacji pamięć - układ dodający. Dla układów mnożących LM rozważona została równiez redukcja szerokości magistrali adresowej dla każdej komórki pamięci jak również możliwość dzielenia wspólnej pamięci dla komórek pamięci o tej samej zawartości. W ostatniej części artykułu podano wyniki implementacji dla układów firmy Xilinx serii XC4000 oraz Virtex.
EN
This paper investigates different architectures implementing bit-parallel constant coefficient multiplication in FPGA structures. At first the multiplierless multiplication (MM) architectures employing Canonic Sign Digit (CSD) and sub-structure sharing methods are addressed, and a novel algorithm for the conversion from two's complement to CSD is presented. In the second part of this paper the Look up table based Multiplication (LM) is investigated. Correspondingly, the usage of different memory modules and finding the optimal combination of the memory and adders are considered. The LM architecture consideres also reduction of the address width for each memory cell and the possibility of memory sub-structure sharing (the search for the same memory cells is implemented). Finally the implementation results for Xilinx XC4000 and Virtex families are presented. As a result, the MM generally suprasses the LM architecture, however the actual choice between these two architectures is coefficient and input parameters dependent.
20
Content available remote Implementacja szybkich układów mnożących w strukturach FPGA
Wiatr K., Jamro E.
Kwartalnik Elektroniki i Telekomunikacji
|
2001
|
Vol. 47, z. 4
495-514
PL
Artykuł ten prezentuje różne rozwiązania szybkiego układu mnożącego implementowanego w układach reprogramowalnych FPGA. Przedstawione rozwiązania to: pełno-funkcjonalny układ mnożący o zmiennym współczynniku mnożenia VCM (ang. Variable Coefficient Multiplier), układ mnożący przez stały współczynnik KCM (ang. Constant Coefficient Multiplier) oraz rozwiązanie pośrednie - układ mnożący przez stały współczynnik z możliwością dynamicznej rekonfiguracji DKCM (ang. Dynamic Constant Coefficient Multiplier). Dla ukladów FPGA, które mogą być szybko przeprogramowane, wybór pomiędzy VCM i KCM jest trudnym zagadnieniem, któremu ten artykuł poświęca dużo uwagi. Co więcej istnieje rozwiązanie pośrednie - układ DKCM, który może być szybciej przeprogramowany niż KCM, ale zajmuje więcej zasobów układu FPGA. W układach FPGA wybór architektury układu mnożącego jest uzależniony od trzech czynników: zajmowanych zasobów, czasu propagacji oraz czasu przeprogramowania. W celu zwiększenia szybkości projektowania układu mnożącego zostało opracowane narzędzie do automatycznej generacji optymalnej architektury układu mnożącego w postaci kodu języka VHDL, na podstawie parametrów wejściowych.
EN
This paper studies different solutions for carrying out multiplication: a fully functional multiplier denoted as Variable Coefficient Multiplier (VCM), Constant Coefficient Multiplier (KCM) and self-configurable multiplier denoted as Dynamic Constant Coefficient Multiplier (DKCM). For FPGAs which can be easily reconfigured, the choice between the VCM and KCM cannot be easily defined. Furthermore, the DKCM is an additional, middle-way between the KCM and VCM solution, as it offers shorter reprogramming time but occupies more area in comparison with the KCM. ln FPGAs, the choice of the optimum multiplier involves three factors: area, propagation and reconfiguration time, which have been thoroughly studied and respective implementation results given. Furthermore, to speed-up implementation of multipliers a design-automated tool has been developed, which generates optimum (for given input parameters), VHDL description of multipliers.
first rewind previous Strona / 2 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.