Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: processor array

Sortuj według:

Ogranicz wyniki do:

Projektowanie akceleratorów algorytmów algebry liniowej przeznaczonych do implementacji w układach FPGA

Ratuszniak P.

Przegląd Elektrotechniczny

2011

R. 87, nr 10

155-158

W pracy przedstawiono metody projektowania akceleratorów obliczeniowych wybranych algorytmów algebry liniowej, przeznaczonych do implementacji w układach FPGA. Opisano dwie metody projektowe wykorzystujące algorytm ewolucyjny do odwzorowania przestrzennego grafu zależności informacyjnych w architektury równoległe. Pierwsza opisywana metoda projektowa służy do tworzenia architektur równoległych przetwarzających dane w sposób systoliczny, przeznaczonych do implementacji w wielokontekstowych układach reprogramowalnych. Druga metoda wykorzystywana jest do projektowania macierzy procesorowych przeznaczonych do implementacji w klasycznych układach FPGA. Parametry zaprojektowanych akceleratorów dla wybranych algorytmów algebry liniowej porównano z analogicznymi parametrami architektur równoległych, zaprojektowanymi z wykorzystaniem innych znanych metod projektowych.

In this paper, methods for hardware linear algebra accelerators dedicated to implementation in FPGA devices, are presented. The two design methods with the use an evolutionary algorithm for allocation mapping are described. The first method is dedicated to creation a parallel architectures which process data on systolic type, dedicated to implementation into multicontext FPGA devices. The second method is used for design of processor array implemented in classic FPGA devices. Parameters of designed accelerators for exemplary linear algebra algorithms are presented and compared with parameters described parallel architectures obtained with the use of another design methods.