Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Powiadomienia systemowe

Sesja wygasła!

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: processing network

Sortuj według:

Ogranicz wyniki do:

Zastosowanie sieci o inteligencji rozproszonej w celu optymalizacji zużycia energii we współczesnych budynkach

Horyński M.

Przegląd Elektrotechniczny

2013

R. 89, nr 4

293-295

W artykule przedstawiono wykorzystanie instalacji elektrycznej KNX/EIB do optymalizacji zużycia energii w budynkach. Opisano również zagadnienia związane z programowaniem komponentów tej instalacji za pomocą najnowszej wersji oprogramowania narzędziowego ETS4. Zaprezentowano ponadto podstawy projektowania stanowiska laboratoryjnego umożliwiającego badanie energooszczędności w instalacji KNX/EIB. Ważną zaletą przygotowanego stanowiska laboratoryjnego jest możliwość projektowania i badania różnych konfiguracji połączeń urządzeń magistralnych, ponieważ stanowisko nie jest wyposażone w stałe połączenia pomiędzy modułami z urządzeniami magistralnymi.

This article presents the use of KNX/EIB system for the optimization of energy consumption in the buildings and the description of the issues associated with their programming by means of the last version of ETS4 utility. The design basis for the laboratory stand enabling KNX/EIB system energy-saving test has been also specified. An important advantage of the prepared design of laboratory stand is the possibility to design and to arrange various configurations of bus devices connections, because the stand is not provided with permanent connections between modules.

Digital network of labelled nodes for image processing

Brylski P., Strzelecki M.

Elektronika : konstrukcje, technologie, zastosowania

2009

Vol. 50, nr 3

46-50

This paper proposes a digital image processor able to perform several image processing operations like image segmentation, edge detection and noise removal. This circuit is a digital realization of synchronized oscillators network. Properties of digital processor will be compared and discussed with analogue network chip. Functional simulatipn of processor IP Core during segmentation of sample binary image will be also presented.

Artykuł przedstawia koncepcję cyfrowego procesora graficznego zdolnego do realizacji kilku operacji takich jak segmentacja obrazu, detekcja krawędzi oraz redukcja szumów. Układ ten stanowi realizację Sieci Synchronizowanych Oscylatorów (SSO) w technice cyfrowej. Cechy zaproponowanego układu zostały porównane z analogową implementacją sieci SSO. W artykule zawarto również symulację funkcjonalną IP Core opracowanego procesora podczas segmentacji przykładowego obrazu binarnego.