Wyniki wyszukiwania - BazTech

Ograniczanie wyników

2 Przegląd Elektrotechniczny

Powiadomienia systemowe

Sesja wygasła!
Sesja wygasła!
Sesja wygasła!

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: procesor analogowy

Sortuj według:

Ogranicz wyniki do:

Programmable Analog Hard Real-Time Controller

Piłat A., Klocek J.

Przegląd Elektrotechniczny

2013

R. 89, nr 3a

38--46

This elaboration describes the structure of the Programmable Analog Controller (PAC), its configuration, features and limitations. This universal hardware platform based on analog signal processors is dedicated to many scientific and industrial applications. This reconfigurable apparatus is suitable for computation, diagnosis and control tasks processed in the hardware layer in hard real-time regime. The main feature of the presented hardware-software solution is flexibility for applications determined by a configurable number of inputs and outputs as well as functionality. The modular construction allows to adapt the apparatus for the purpose of monitoring, control and signal processing tasks. Such a device can be easily configured to a dedicated application. The detailed description of available modules is given to show the computing and signal processing power.

Niniejsze opracowanie przedstawia Programowalny Sterownik Analogowy (PAC), jego konfigurację, możliwości i ograniczenia. Opracowana uniwersalna platforma sprzętowa wykorzystująca procesory analogowe jest dedykowana do prac badawczych jak i zastosowań przemysłowych. Aparatura jest w pełni konfigurowana sprzętowo i programowo, a jej modułowa architektura pozwala na elastyczne zastosowanie urządzenia. Szczegółowy opis modułów pokazuje możliwości aparatury.

Ultra-low power analogue CMOS vision chip

Jakusz J., Jendernalik W., Blakiewicz G., Piotrowski R., Szczepański S.

Przegląd Elektrotechniczny

2011

R. 87, nr 10

88-91

The paper presents a project and results of testing of an analogue vision chip, which performs low-level convolutional image processing algorithms in real time. The prototype chip is implemented in 0.35 μm CMOS technology, contains SIMD matrix of analogue processing elements of size 64 x 64. The dimensions of the matrix topography is 2.2 mm x 2.2 mm, giving the density of 877 processors per mm2. Matrix dissipates less than 0.4 mW of power under 3.3 V supply and at the speed of image processing 100 frames/s.

W artykule przedstawiono projekt i wyniki badań scalonego analogowego układu wizyjnego, który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazu w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 mW ze źródła zasilającego 3,3 V przy szybkości przetwarzania obrazów 100 kl/s.