Wyniki wyszukiwania - BazTech

1

Algorytmy minimalizacji błędu bąbelkowego w precyzyjnej metrologii odcinka czasu

Gurski Maciej, Frankowski Robert, Zieliński Marek

Przegląd Elektrotechniczny

|

2021

|

R. 97, nr 10

100--102

PL

Referat dotyczy zagadnień związanych z konstrukcją wysokorozdzielczych systemów przeznaczonych do precyzyjnego pomiaru odcinka czasu implementowanych w strukturach programowalnych FPGA. Zawarto w nim najistotniejsze informacje na temat zastosowanych algorytmów sortowania segmentów linii wymaganych do uzyskania systemów o większej liniowości i rozdzielczości czasowej. Zaproponowane podejście umożliwia skuteczną minimalizację wpływu błędu bąbelkowego na proces przetwarzania.

EN

The paper describes issues related to the design of high-resolution time-interval measuring systems implemented in FPGA programmable structures. It contains the most important information on the applied of the line's segment sorting algorithms required to obtain systems with higher time resolution and linearity. The proposed approach makes it possible to effectively minimize the impact of bubble error on the conversion process. The presented solution is important from the perspective of designing high-resolution TDCs operating with multiplied delay lines.

2

Kalibracja systemu pomiaru odcinka czasu przeznaczonego do badania fluktuacji fazowych generatorów kwarcowych

Kowalski M., Frankowski R., Zieliński M.

Przegląd Elektrotechniczny

|

2011

|

R. 87, nr 10

214-219

PL

W ogólności proces kalibracji polega na porównaniu wskazań systemu badanego oraz wskazań systemu referencyjnego. Referat ten poświęcony jest kalibracji systemu pomiaru odcinka czasu przeznaczonego do pomiaru fluktuacji fazowych, w którym generator systemowy i generator badany posiadają zbliżone parametry.

EN

Generally calibration process is a comparison between indications of the studied system and indications of the standard system. This paper describes the time interval measurement system (TIMS) calibration process where the system clock and the standard clock have similar parameters.

3

Wysokorozdzielczy dwukanałowy system Box-Car implementowany w strukturze układu programowalnego Virtex4 dla zastosowań fizyki kwantowej

Frankowski R., Wasilewski W., Kowalski M., Zieliński M.

Elektronika : konstrukcje, technologie, zastosowania

|

2008

|

Vol. 49, nr 5

21-23

PL

Przedstawiono nowy, dwukanałowy system zliczający zdarzenia w bramkach czasowych przeznaczony do rejestracji i przetwarzania sygnałów z fotodiod lawinowych. Zastosowanie wysoko rozdzielczej linii opóźniającej pozwala na synchronizację sygnału zegara referencyjnego z procesem badanym oraz zmniejszenie liczby rejestrowanych zliczeń ciemnych. Zgromadzone dane przetwarzane są przez wbudowany w układ programowalny 32-bitowy procesor PowerPC i przesyłane poprzez złącze Ethernet do komputera PC. Wykorzystanie zasobów układu programowalnego Virtex4 pozwala na uzyskanie informacji o całkowitej liczbie zliczonych fotonów jak i historii rejestrowanych zdarzeń.

EN

We present a novel, two channel gated counting system for processing signals from avalanche photodiodes. Employment of a high-resolution delay line allows to synchronize reference clock and process under investigation and suppressing dark counts. Collected data are processed by 32-bit PowerPC processor embedded-in the programmable device and sent to PC through Ethernet. Resources of Virtex4 allow us to collect information about both total count number as well as complete event history. This enables use of our device in quantum cryptography and systems diagnosing single photon sources.

4

Scalony licznik czasu o rozdzielczości 50 ps w reprogramowalnym układzie FPGA

Szplet R., Jachna Z., Kalisz J.

Elektronika : konstrukcje, technologie, zastosowania

|

2006

|

Vol. 47, nr 9

41-45

PL

Opisano budowę, zasadę działania oraz wyniki badań scalonego licznika czasu o rozdzielczości 50 ps i niepewności pomiarowej poniżej 60 ps. Do pomiaru odcinka czasu użyto metodę interpolacji dwustopniowej. W pierwszym stopniu interpolacji wykorzystano zegar wielofazowy, a w drugim cyfrowe linie opóźniające. Licznik czasu został wykonany w reprogramowalnym układzie FPGA (Field Programmable Gate Array). Artykuł zawiera również opis oprogramowania diagnostycznego umożliwiającego kalibrację licznika, wykonywanie pomiarów oraz gromadzenie, przetwarzanie i zobrazowanie wyników pomiarów.

EN

This paper describes the design, operation and test results of an integrated time counter with a 50 ps resolution and the standard measurement uncertainty below 60 ps. The time interval is measured with the use of the two-stage interpolation method. A multiphase clock and digital delay lines are used in the first and second stages of interpolation, respectively. Time counter is implemented in a single reprogrammable FPGA (Field Programmable Gate Array) device. Additionally, we describe the control/diagnostic software that allows calibration of the counter, measurement control as well as, processing and displaying of measurement data.

5

Precyzyjny licznik czasu i częstotliwości z interfejsem PCI

Kalisz J., Jachna Z., Szplet R., Różyc K.

Biuletyn Wojskowej Akademii Technicznej

|

2006

|

Vol. 55, nr sp.

43-58

PL

Opisujemy budowę, działanie i wyniki pomiarów testowych precyzyjnego licznika czasu i częstotliwości, zrealizowanego w postaci karty komputerowej z interfejsem PCI. Pomiar odcinka czasu jest realizowany przy użyciu interpolacyjnej metody Nutta i specjalistycznego układu scalonego, wykonanego w technologii CMOS FPGA oraz zawierającego dwa interpolatory czasu. Licznik umożliwia pomiary odcinka czasu z rozdzielczością 200 ps i typowej niepewności pomiarowej ok. 150 ps, oraz pomiary częstotliwości metodą odwrotnościową do 3,5 GHz. Wbudowane są procedury specjalistyczne do kalibracji licznika, korekcji zegara, pomiaru różnicy częstotliwości i dewiacji Allana. Dzięki zastosowaniu szybkiej pamięci buforowej FIFO uzyskano dużą szybkość pomiarów, sięgającą 1.66⋅10⁶ pomiarów na sekundę przy transmisji danych do pamięci FIFO.

EN

We describe the design, operation and test results of a precise time and frequency counter, built as a computer board with PCI interface. The time interval is measured with the use of the Nutt interpolation method implemented in a CMOS FPGA device containing two proprietary time interpolators. The time interval can be measured with a 200 ps resolution and the measurement uncertainty typically of about 150 ps. The frequency can be measured up to 3.5 GHz using the reciprocal method. Special routines have been built-in for counter calibration, clock correction, measurement of frequency difference, and Allan deviation. Thanks to the use of a fast FIFO memory, a high measurement rate has been achieved, reaching 1.66⋅10⁶ measurements per second when transferring data to FIFO memory.