Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 1

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  physical defects
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
PL
W artykule przedstawiono metodę generacji testów wykrywających uszkodzenia układów cyfrowych CMOS spowodowane zwarciami ścieżek. Zadanie to wymaga analizy topografii układu przy znajomości statystyki wielkości defektów powodujących zwarcia. W rezultacie każdemu wektorowi wejściowemu zostaje przypisane prawdopodobieństwo wykrycia przez niego uszkodzenia układu. Zaprezentowano efekty charakteryzacji bibliotek komórek standardowych (kombinacyjnych i sekwencyjnych) AMS CMOS 0,8 i 0,35 μm do testowania napięciowego i prądowego (/DDQ). Wyniki charakteryzacji pojedynczych komórek mogą być następnie wykorzystane przez hierarchiczne algorytmy do generacji testów dla układu zsyntezowanego z użyciem tych komórek.
EN
The paper presents a method of generating test patterns detecting bridging faults in CMOS digital circuits caused by spot defects. The method makes use of the circuit's physical layout as well as spot-defect size distribution. As a result, each input pattern is assigned a probability of detecting a fault. Results of characterization of two standard-cell libraries AMS CMOS 0.8 and 0.35 μm are presented. All the cells, combinational and sequential, have been characterized both for voltage-based and for /DDQ testing. The results may subsequently be used by hierarchical algorithms for test generation of complex circuits synthesized with those cells.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.