In this paper a technique for fault detection in hardware implementation of the PP-1 symmetric block cipher has been studied. Simulations of the behaviour of fault propagation in the key scheduling process is reported. The simulation proves that both parts of the algorithm, data-path and control, should be protected. Previous studies [1, 2] have only considered the data-path, ignoring the key scheduling. A proposal for fault detection in key scheduling is presented, which require a limited amount of circuit overhead and does not require modification of the PP-1 algorithm.
PL
W pracy przedstawiono metodę wykrywania błędów w sprzętowej implementacji szyfru PP-1. Skupiono się na module generowania kluczy rundowych. Pokazano propagację błędów w tym module a tym samym to, że ważne jest wykrywanie błędów nie tylko w module przetwarzania danych ale także podczas wyznaczania kluczy rundowych. Zaproponowano metodę wykrywania błędów, która nie wymaga modyfikacji samego algorytmu PP-1 i nie wprowadza dużej nadmiarowości sprzętowej ani czasowej.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.