PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 12

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  parasitic capacitance
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote Pojemności pasożytnicze w układach energoelektronicznych
Chojowski Maciej, Piróg Stanisław, Baszyński Marcin, Dziadecki Aleksander
Przegląd Elektrotechniczny
|
2020
|
R. 96, nr 6
76--80
PL
Artykuł prezentuje metody wyznaczenia pojemności pasożytniczej w układzie zawierającym tranzystory MOSFET oraz dławik lub transformator. Metody zostały opisane, przeprowadzono symulację komputerową oraz zaprezentowano wyniki doświadczeń laboratoryjnych w celu potwierdzenia ich słuszności.
EN
The article presents methods for determining parasitic capacitance in a power electronics system containing MOSFET transistors and transformer or choke inductance. The methods were described in details and computer simulations were carried out. The results of laboratory experiments were presented to confirm their validity.
2
Content available remote Geometria uzwojeń i wyznaczanie parametrów pasożytniczych dławika o zredukowanej pojemności
Zdanowski M., Barlik R.
Przegląd Elektrotechniczny
|
2017
|
R. 93, nr 4
10--13
PL
Artykuł przedstawia analityczny sposób wyznaczania pojemności pasożytniczej uzwojeń dławika wysokoczęstotliwościowego o nowej konstrukcji, umożliwiającej 10 - krotną redukcję tej pojemności w porównaniu z rozwiązaniami stosowanymi dotychczas. Dla zaproponowanej metody, w sposób szczegółowy zaprezentowano rozkład uzwojeń w oknie rdzenia i na podstawie uzyskanej geometrii przyjętego modelu elementu magnetycznego przedstawiono opis analityczny oraz wyznaczono pojemność uzwojenia. Dokonano porównania uzyskanych wyników obliczeń z wynikami pomiarów przeprowadzonych dla dławika o indukcyjności L = 1,2mH/8A, przewidzianego do pracy w przekształtniku DC/DC podwyższającym napięcie.
EN
This paper presents an analytical method for determining parasitic capacitance of winding in high-frequency inductor, which allows 10 times reduction of this capacitance compared to traditional solutions. For the proposed method, winding distribution has been presented in detail and based on its geometry the analytical description has been presented and winding capacitance has been calculated. A comparison of the analytical results obtained from calculations with the results of measurements performed for the inductor with parameters L = 1,2mH / 8A dedicated for DC/DC boost converter has been done.
3
Content available Impact of inductor current ringing in DCM on output voltage of DC-DC buck power converters
Walczak M.
Archives of Electrical Engineering
|
2017
|
Vol. 66, nr 2
313--323
EN
Ringing of an inductor current occurs in a DC-DC BUCK converter working in DCM when current falls to zero. The oscillations are the source of interferences and can have a significant influence on output voltage. This paper discusses the influence of the inductor current ringing on output voltage. It is proved through examples that the oscillations can change actual value of duty a cycle in a way that makes the output voltage difficult to predict.
4
Content available remote Opis procesu wyłączania tranzystora MOSFET w przekształtnikach wysokiej częstotliwości
Grzejszczyk P.
Przegląd Elektrotechniczny
|
2016
|
R. 92, nr 5
171--174
PL
W pracy został przedstawiony zwarty opis analityczny procesu wyłączania tranzystora MOSFET, odnoszący się do rozwiązań stosowanych w układach wysokoczęstotliwościowych. W opisie wykorzystano wyniki analizy symulacyjnej, opartej na bardzo precyzyjnym modelu tranzystora CoolMOS firmy Infineon (IPW60R070C6). Przedstawiono wyniki pomiarów eksperymentalnych mocy traconej przy wyłączaniu tranzystora w falowniku mostkowym pracującym z częstotliwością 100kHz, które potwierdzają poprawność rozważań teoretycznych.
EN
This paper contain a detailed study of high voltage Power MOSFET turn off process which occur in high frequencies applications. Presented description is based on simulation with very precious simulation model of Infineon’s CoolMOS transistor (IPW60R070C6). Experimental results of MOSFET turn off power losses measurement in H-bridge inverter works with 100kHz were also presented. This results confirmed correctness of analytical description presented by the author.
5
Content available The desctiption of turn-off process and evaluation of switching power losses in the ultra fast power MOSFET
Grzejszczak P., Barlik R.
Power Electronics and Drives
|
2016
|
Vol. 1 (36), No. 1
55--67
EN
The article presents an analytical description of the turn-off process of the power MOSFET suitable for use in high-frequency converters. The purpose of this description is to explain the dynamic phenomena occurring inside the transistor and contributing to the switching power losses. The detailed description uses the results of simulation studies carried out using a very precise model of the CoolMOS transistor manufactured by Infineon (IPW60R070C6). The theoretical analysis has been verified in experimental measurements of power dissipated during turn-off transient of MOSFET operating in a full bridge converter with switching frequency of 100 kHz. To estimate these switching losses an original thermovision method based on the measurement of heat dissipated in the power semiconductor switches has been used. The obtained results confirm the correctness of the conclusions drawn from the theoretical analysis presented in this paper.
6
Content available remote Pojemności pasożytnicze uzwojeń transformatorów i dławików
Piróg S.
Zeszyty Naukowe Politechniki Rzeszowskiej. Elektrotechnika
|
2015
|
z. 34 [292], nr 2
81--97
PL
Pasożytnicze pojemności transformatorów i dławików stosowanych w impulsowych układach energoelektronicznych wpływają na kształt impulsu. Aby przewidzieć kształt impulsu, należy znać wartości pojemności pasożytniczych w zależności od geometrii transformatora impulsowego lub dławika. W artykule przedstawiono analityczne wyrażenia dla pojemności pasożytniczych uzwojeń wykonanych przewodem nawojowym oraz uzwojeń foliowych.
EN
Parasitic capacitance transformers and reactors used in pulsed power electronic systems influence the shape of the pulse. To predict the shape of the pulse must know the value of the parasitic capacitance depending on the geometry of the pulse transformer or choke. The article presents the analytical expressions for the parasitic capacitance winding made wire and folia.
7
Content available remote Analityczny opis łączeniowych strat energii w wysokonapięciowych tranzystorach MOSFET pracujących w mostku
Grzejszczak P., Barlik R.
Przegląd Elektrotechniczny
|
2015
|
R. 91, nr 9
41-45
PL
W pracy przedstawiono analityczny opis łączeniowych strat energii w łącznikach z wysokonapięciowymi tranzystorami MOSFET, pracującymi w topologii mostkowej. Analizie poddano straty energii przy załączaniu twardym i miękkim, a także przy załączaniu małego prądu obciążenia i przy pracy bez obciążenia. W opisie uwzględniono wpływ pasożytniczych pojemności złączowych i zewnętrznych pojemności elementów półprzewodnikowych a także pasożytniczą pojemność odbiornika. Do wyprowadzenia zależności określających straty energii w łącznikach z tranzystorami MOSFET, wykorzystano zasadę zachowania ładunku i energii. Otrzymane zależności matematyczne wykorzystują wielkości dostępne w katalogach lub do określenia których wystarczą proste testy eksperymentalne.
EN
This paper presents an analytical description of the switching energy losses in high voltage MOSFETs used in the H-bridge converters. The energy losses in hard- and soft- switching and under both with light load and without load were analyzed. In the analytical model the parasitic junction capacitance, external capacitance of the semiconductors, and equivalent parasitic capacitance of the load were taken in the account. By obeying conservation of energy and conservation of electric charge laws during the analytical investigations the equations describing the energy losses are derived. The mathematical formulas that are provided by this research can be used for determining the switching losses generated in the semiconductor devices using parameters from manufacturers catalogues.
8
Content available remote A New Technique to Suppress the Common Mode Conduction Noise of the Boost Converter
Rahmati A., Abrishamifar A., Skandarnezhad A.
Przegląd Elektrotechniczny
|
2015
|
R. 91, nr 10
144-147
EN
EMI filter is an essential part of the modern switching power supplies contributing to significant price and size. This paper presents a new method to reduce the common mode (CM) electromagnetic interference (EMI) of the boost converter. Conventional methods rely on impedance mismatch or active noise cancellation, but the proposed method uses a passive branch with matched impedance to suppress the CM current. An external inductor is connected between the transistor drain and middle of input dc bus before EMI filter. A Wheatstone bridge is then identified in the CM equivalent circuit of the converter with these additional components. By selecting the inductor value properly the Wheatstone bridge will be balanced and results in suppression of the input CM current. The analysis shows that the presented method can guarantee the required attenuation for CM conduction noise. Finally, a comparison between the balanced and unbalanced structure is presented using computer simulation by Pspice.
PL
W artykule zaprezentowano nową metodę redukcji składowej wspólnej elektromagnetycznych interferencji w przekształtniku typu boost. W metodzie zastosowano pasywny układ do dopasowania impedancji w celu zmniejszenia składowej wspólnej prądu. Wstawiony w układ mostka dławik umożliwia zrównoważenie tego mostka.
9
Content available remote Formowanie napięć wyjściowych trójfazowego przekształtnika sieciowego
Cichowski A., Banach P., Śleszyński W.
Przegląd Elektrotechniczny
|
2014
|
R. 90, nr 6
29--34
PL
W artykule przedstawiono kompensację dwu zasadniczych zjawisk powodujących zniekształcenia prądów fazowych przekształtnika sieciowego. Pierwszym z nich są zniekształcenia napięcia sieci. W celu ich eliminacji zaproponowano uśrednianie za okres podstawowej harmonicznej uchybu regulatora napięcia obwodu pośredniczącego oraz predykcję napięcia sieci. Drugim natomiast są zniekształcenia napięć wyjściowych przekształtnika sieciowego. Zaproponowano w tym przypadku adaptacyjną metodę ich kompensacji.
EN
These paper presents compensation of the two main phenomena causing the distortion of the phase currents of the three-phase gridconnected inverter. The first phenomena are the grid voltage distortion. In order to eliminate them grid voltage prediction and averaging of the control error in the dc-link voltage are proposed. The second phenomena is the distortion of the inverter output voltage. In this case an adaptive compensation method is proposed.
10
Content available remote Zastosowanie bezpośredniej metody Trefftza-Kupradze w zagadnieniu hierarchicznego szacowania macierzy pojemności
Borkowski M.
Zeszyty Naukowe Politechniki Rzeszowskiej. Elektrotechnika
|
2013
|
z. 33 [289]
53--68
PL
Artykuł prezentuje algorytm hierarchicznego szacowania pojemności resztkowych dla planarnych układów ścieżek przewodzących. W pracy wykorzystano bezpośrednią metodę brzegową Trefftza-Kupradze. Wyprowadzono ją z odwrotnego sformułowania wariacyjnego co umożliwiło jej wspólny opis (dyskretyzacja brzegu, interpolacja funkcji pola i strumienia, tworzenie równań całkowo-brzegowych), a także porównanie z powszechnie używaną metodą elementów brzegowych. Rozważania ograniczono do zagadnień dwuwymiarowych, a geometria badanych struktur jest dyskretyzowana przy pomocy hierarchicznego podziału binarnego. Dla każdego z podobszarów-liści, przy wykorzystaniu wybranej metody, tworzone są równania całkowo-brzegowe dla równania Laplace’a, z których uzyskuje się tzw. macierze pojemności brzegowych. W procesie hierarchicznego przechodzenia w górę binarnego drzewa podziału łączy się macierze pojemności brzegowych dla coraz to większych obszarów, aż do obszaru-korzenia odpowiadającego pojedynczej warstwie dielektryka, a następnie całej struktury. Łączenie to przeprowadza się przy pomocy dopełnienia Schura. Przekształcenie ostatecznej macierzy pojemności brzegowych pozwala uzyskać macierz pojemności wzajemnych układu przewodników. Binarny podział rozważanych geometrii umożliwia stworzenie biblioteki macierzy pojemności brzegowych i wykorzystanie zapamiętanych elementów w razie ich ponownego wystąpienia w strukturze w celu przyspieszenia działania algorytmu. Przy pomocy stworzonego algorytmu eksperymentalnie przebadano wpływ odległości odsuniętych węzłów kolokacji (charakterystycznych dla metody Trefftza-Kupradze) na uzyskiwane rezultaty, w wyniku czego ustalono quasi-optymalną wartość wykorzystywaną na dalszym etapie obliczeń. Otrzymane wyniki odniesiono do rozwiązań analitycznych oraz rezultatów obliczeń programu Linpar (metoda momentów).
EN
The paper presents algorithm of the hierarchical parasitic capacitance extraction of planar transmission lines. The algorithm utilizes direct Trefftz-Kupradze method which is derived from variational formulation. This approach lets one compare and contrast direct Trefftz-Kupradze method with popular Boundary Element and common formulation of both methods (the same boundary discretization, the same potential and flux interpolation, the same form of boundary-integral equations). Considerations are reduced to 2D geometries and discretizations.are carried out by hierarchical binary decomposition. Boundary-integral equations for Laplace problem are formulated by appropriate method for each leaf-subdomain. Then, they are transformed into so-called Boundary Capacitance Matrices. In the process of tree traversal Boundary Capacitance Matrices are merged together. This matrix combining is done via Schur’s complement method. Finally, the last transformation of Boundary Capacitance Matrix yields General Capacitance Matrix of the system of conductors. Binary decomposition of the considered structures gives opportunity to build library of Boundary Capacitance Matrices for specific subdomain geometries and their utilization without the need of recalculation. By the means of proposed algorithm the influence of the distance of shifted collocation nodes (the feature specific for Trefftz-Kupradze method) is studied experimentally. The research yields quasi-optimal value of the distance, that is used in further numerical experiments. The obtained results are compared to analytical solutions and to the results given by Linpar application (method of moments).
11
Content available remote Projekt, budowa i badania dławika o zredukowanej pojemności pasożytniczej uzwojeń dla przekształtnika typu DC/DC
Zdanowski M., Rąbkowski J., Barlik R.
Przegląd Elektrotechniczny
|
2012
|
R. 88, nr 12b
299-302
PL
W artykule zaprezentowano nową metodę wykonywania elementów magnetycznych (dławików), charakteryzujących się zredukowaną wartością pojemności pasożytniczej uzwojeń. Przedstawiono różne metody pomiarowe tej wielkości oraz uzyskane wyniki obliczeń i pomiarów w przypadku dławika wykonanego zaproponowanym sposobem oraz w sposób klasyczny. Podano wyniki badań laboratoryjnych uwzględniających pracę obu elementów magnetycznych w układzie przekształtnika typu podwyższającego napięcie o mocy 2 kW, zbudowanego z łączników z węglika krzemu przełączanych z częstotliwością 100 kHz.
EN
In this paper novel method of preparing magnetic components (inductors) with reduced value of parasitic capacitance was presented. Different measurement methods of that magnitude and results obtained in use them with inductor made in proposed way and classical method were shown. The paper is illustrated by results of laboratory tests taking into account co-operation two different inductors (with high and optimalized parasitic capacitance) with 2 kW boost converter, made with Silicon Carbide semiconductors working with 100 kHz.
12
Content available remote Modelowanie wpływu pojemności pasożytniczych oraz czasu martwego na napięcia wyjściowe falowników wielopoziomowych typu NPC
Szwarc K., Cichowski A., Nieznański J., Szczepankowski P.
Przegląd Elektrotechniczny
|
2012
|
R. 88, nr 4b
236-240
PL
Przedstawiono wpływ pojemności pasożytniczych na zniekształcenia napięcia wyjściowego wielopoziomowych falowników typu NPC spowodowane wprowadzeniem czasu martwego. Opracowany model pozwala na dokładny opis zniekształceń napięcia oraz jego precyzyjną kompensację znacząco poprawiając jakość formowanego napięcia w szczególności w porównaniu z metodami kompensacji nie uwzględniającymi wpływu pojemności pasożytniczych. Pojemność pasożytnicza została zamodelowana jako szeregowo – równoległe połączenia pojemności pasożytniczych tranzystora oraz pojemności kabla i obciążenia.
EN
A simple model is derived and verified for evaluating the effect of parasitic capacitances on the dead-time related voltage distortion in multilevel NPC voltage source inverters. The model permits well-defined and precise compensation of dead-time distortion, exhibiting meaningful improvement on compensation methods neglecting the effects of parasitic capacitances. A simple formula is given for evaluating the capacitances as serial / parallel connections of transistor capacitances and external capacitances (introduced by the cables and load).
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.