Wyniki wyszukiwania - BazTech

1

On-chip Parametric Test of R-2R Ladder Digital-to-Analog Converter and Its Efficiency

Arbet D., Stopjakova V., Brenkus J., Gyepes G.

International Journal of Microelectronics and Computer Science

|

2012

|

Vol. 3, nr 2

73-80

EN

This paper deals with the investigation of the fault detection in separated parts of a mixed-signal integrated circuit example by implementing parametric test methods. The experimental Circuit Under Test (CUT) consisting of an 8-bit binary-weighted R-2R ladder digital-to-analog converter and additional on-chip test hardware was designed in a standard 0.35 μm CMOS technology. For detection of catastrophic and parametric faults considered in different parts of the CUT, two dedicated parametric test methods: oscillation-based test technique and IDDQ monitoring were used. For the operational amplifier, on-chip and off-chip approaches have been used to compare the efficiency of both approaches in covering catastrophic faults that are hard to detect. For respective converter parts, the excellent fault coverage of 94.21% of hard-detectable faults by the proposed parametric tests was achieved.

2

Soft Fault Clustering in Analog Electronic Circuits with the Use of Self Organizing Neural Network

Grzechca D.

Metrology and Measurement Systems

|

2011

|

Vol. 18, nr 4

555-568

EN

The paper presents a methodology for parametric fault clustering in analog electronic circuits with the use of a self-organizing artificial neural network. The method proposed here allows fast and efficient circuit diagnosis on the basis of time and/or frequency response which may lead to higher production yield. A self-organizing map (SOM) has been applied in order to cluster all circuit states into possible separate groups. So, it works as a feature selector and classifier. SOM can be fed by raw data (data comes from the time or frequency response) or some pre-processing is done at first. The author proposes conversion of a circuit response with the use of e.g. gradient and differentiation. The main goal of the SOM is to distribute all single faults on a two-dimensional map without state overlapping. The method is aimed for the development stage because the tolerances of elements are not taken into account, however single but parametric faults are considered. Efficiency analyses of fault clustering have been made on several examples e.g. a Sallen-Key BPF and an ECG amplifier. Testing procedure is performed in time and frequency domains for the Sallen-Key BPF with limited number of test points i.e. it is assumed that only input and output pins are available. A similar procedure has been applied to a real ECG amplifier in the frequency domain. Results prove a high efficiency in acceptable time which makes the method very convenient (easy and quick) as a first test in the development stage.

3

Specjalizowane sieci neuronowe z Dwucentrowymi Funkcjami Bazowymi do zastosowań w testerach wbudowanych µBIST

Kowalewski M., Zielonko R.

Elektronika : konstrukcje, technologie, zastosowania

|

2011

|

Vol. 52, nr 9

144-147

PL

Przedmiotem artykułu są nowe, przydatne do zastosowań w testerach wbudowanych BIST, specjalizowane sieci neuronowe do lokalizacji uszkodzeń parametrycznych analogowych układów elektronicznych, o podwyższonej odporności na maskujący wpływ rozrzutów tolerancyjnych elementów nieuszkodzonych. Sieci opracowane zostały w dwóch wariantach: z Dwucentrowymi Radialnymi (DRB) oraz Elipsoidalnymi (DEB) funkcjami Bazowymi. Dzięki wydłużonym kształtom nowych funkcji bazowych, możliwe jest lepsze dopasowanie neuronów do krzywych identyfikacyjnych i zmniejszenie ich liczby w stosunku do znanych i stosowanych w diagnostyce sieci z jednocentrowymi Radialnymi (RB) lub Elipsoidalnymi (EB) funkcjami Bazowymi. W artykule przedstawiono konstrukcje funkcji DRB i DEB, strukturę klasyfikatora neuronowego oraz zabiegi optymalizacyjne mające na celu zmniejszenie złożoności obliczeniowej i dostosowanie do implementacji w testerze wbudowanym typu µBIST sterowanym mikrokontrolerem.

EN

The aim of the article are new, useful in Built-In Self-Testers, specialized neural networks for the localization of parametric faults of analog electronic circuits, more robust against the fault-masking effect of non-faulty element tolerances. New neural networks were worked out in two different variants: with Two-Center Radial Basis functions (TCRB) and Two-Center Elipsoidal Basis functions (TCEB). Thanks to elongated shapes. the new basis functions allow a better fit of neurons to identification curves and a decrease of the number of neurons in the hidden layer with relation to the radial neural network with one-center Radial (RB) or Elipsoidal (EB) Basis functions, which are well known and applied in diagnosis. The article presents constructions of TCRB and TCEB functions, an architecture of a neural classifier and optimisation methods performed in order to minimize classifiers's computational complexity and to implement the specialized neural network in embedded tester of type µBIST controlled with microcontroller.

4

Rozpoznawanie uszkodzeń parametrycznych, w nieliniowych układach analogowych, przy wykorzystaniu transformacji falkowej i sztucznej sieci neuronowej

Kuczyński A.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 9

72-75

PL

W artykule omówiono zasady działania opracowanego algorytmu rozpoznawania uszkodzeń parametrycznych w nieliniowych, analogowych układach elektronicznych, przy wykorzystaniu banku filtrów utworzonego na podstawie dyskretnej transformacji falkowej jako narzędzia przetwarzania wstępnego i jednokierunkowej sieci neuronowej jako algorytmu aproksymującego cechy układu. W treści zamieszczono przykład ilustrujący działanie prezentowanej metody.

EN

In this paper, neural network algorithm of parametric fault diagnosis for nonlinear, analog circuits using bank of filters set up basing on a discrete wavelet transform as an instrument of preliminary data processing and feedforward neural network as approximation tool is presented. The illustrative numerical example is presented.

5

Ewolucyjna metoda diagnozowania wielokrotnych uszkodzeń parametrycznych i katastroficznych

Korzybski M.

Przegląd Elektrotechniczny

|

2009

|

R. 85, nr 11

195-198

PL

W pracy przedstawiona została modyfikacja algorytmu diagnozowania wielokrotnych uszkodzeń parametrycznych i katastroficznych w liniowych i nieliniowych obwodach elektrycznych pozwalająca bardzo często na istotne skrócenie czasu obliczeń potestowych. Jest to efekt uwzględnienia faktu dużo większego prawdopodobieństwie występowania uszkodzeń katastroficznych niż parametrycznych. Umożliwiło to w wielu przypadkach eliminację procesu dokładnej identyfikacji uszkodzenia wykorzystującego algorytm genetyczny.

EN

The paper deals with a modyfication of an algorithm for multiple parametric and catastrofic fault diagnosis in linear and nonlinear electronic circuits, which enable us frequently to shorten the after-test computation time. Due to the greater probability of catastrofic than parametric fault occurrence the process of exactly fault identyfication, which uses genetic algorithm, can be often eliminated.

6

Wykorzystanie algorytmu PSO w diagnostyce analogowych układów elektronicznych

Kyzioł P., Rutkowski J., Grzechca D.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

Vol. 50, nr 10

57-59

PL

W artykule opisana jest technika diagnostyki elektronicznych układów analogowych z wykorzystaniem algorytmu Particle Swarm Optimization (PSO). Zaproponowana metoda wykorzystuje wielowymiarową przestrzeń poszukiwań. Zazwyczaj jednowymiarowa przestrzeń poszukiwań jest wykorzystywana (wymiarem jest częstotliwość generatora). Zwiększenie liczby wymiarów przestrzeni poszukiwań można uzyskać poprzez dołączenie do układu dodatkowych elementów (każdy dołączony element stanowi dodatkowy wymiar). Otrzymane rezultaty badań pozwalają stwierdzić iż takie podejście pozwala w znaczny sposób zwiększyć liczbę jednoznacznie lokalizowanych stanów układu testowanego.

EN

The method of analog circuit diagnosis using Particle Swarm Optimization algorithm is proposed in this paper. The object of investigation is how increasing number of dimension of search space (in analog circuit diagnosis) can influence on identification of states of circuit under test (CUT), Circuit Under Test with single parametric faults has been simulated. Simulation results for different number of search space dimenensions has been presented.

7

Active fault diagnosis based on stochastic tests

Poulsen N. K., Niemann H.

International Journal of Applied Mathematics and Computer Science

|

2008

|

Vol. 18, no 4

487-496

EN

The focus of this paper is on stochastic change detection applied in connection with active fault diagnosis (AFD). An auxiliary input signal is applied in AFD. This signal injection in the system will in general allow us to obtain a fast change detection/isolation by considering the output or an error output from the system. The classical cumulative sum (CUSUM) test will be modified with respect to the AFD approach applied. The CUSUM method will be altered such that it will be able to detect a change in the signature from the auxiliary input signal in an (error) output signal. It will be shown how it is possible to apply both the gain and the phase change of the output signal in CUSUM tests. The method is demonstrated using an example.

8

The parametric fault detection algorithm in electronic circuits based in bilinear transformation

Czaja Z.

Prace Naukowe Instytutu Górnictwa Politechniki Wrocławskiej. Konferencje

|

1999

|

Vol. 86, nr 24

106-111

EN

The paper deal with algorithm for detecting single parametric faults using bilinear transformation. The algorithm is made up of two parts. The first part is aimed at determination of the optimum frequency providing the most appropriate conditions for measurement and detection of single faults. An exemplary circuit chosen for test (DUT) amounted to fopt =1500 Hz. In the analysis it has been assumed that the measurements are encumbered with measuring errors, and the elements in DUT have tolerance, i.e a measuring point plotted on plane Re(F), Im(F) with a family of arcs to representing variations in values of the elements. The point does not necessarily have to lie on one of the arcs to indicate a fault in DUT. The above problem is elements. The point does not necessarily have to lie on one of the arcs to indicate a fault in DUT. The above problem is solved by the second part of the algorithm which localizes the faulty element by picking out the one situated nearest to the measuring point (according to an accepted criterion). Taking advantage of this algorithm it was possible to prepare a diagram of the areas and identify faults for DUT.