PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 8

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  parallel architecture
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Expansion of the area of practical application of the PLC control system with parallel architecture
Tymchuk Sergiy, Piskarev Oleksiy, Miroshnyk Oleksandr, Halko Serhii, Shchur Taras
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
|
2022
|
T. 12, nr 3
16--19
EN
The analysis of architecture is carried out and offers concerning expansion of a area of practical application of PLC of parallel action are offered. The proposed methodology for constructing a logical control automaton of parallel action, the developed models, algorithm and structures represent a theoretical platform for the practical implementation of information technology for parallel logical control of railway automation objects.
PL
Przeprowadzono analizę architektury i zaproponowano rozszerzenie obszaru praktycznego zastosowania PLC o działaniu równoległym. Zaproponowano metodologię budowy logicznego automatu sterującego o działaniu równoległym, opracowano modele, algorytm i struktury, które stanowią teoretyczną platformę dla praktycznej implementacji technologii informatycznych do równoległego logicznego sterowania obiektami automatyki kolejowej.
2
Content available remote Improving the accuracy of multi-core systems simulations using behavioral modeling
Jorge Hudson, Wille Emilio Carlos Gomes
Przegląd Elektrotechniczny
|
2021
|
R. 97, nr 4
139--145
EN
Many studies undertaken to date realize that the CPU performance does not scale linearly as the number of CPU cores increases. Several models seek to quantify the performance of multi-core systems. However, these models have a set of limitations and cannot accurately predict the real speedup of a given system. Therefore, other kinds of models can be helpful. In the paper we first set up and validate a simulation environment in order to evaluate multi-core systems, and second we propose and test a refined model that significantly improves performance predictions.
PL
Wiele dotychczasowych badan wykazuje, że wydajność procesora nie skaluje się liniowo wraz ze wzrostem liczby rdzeni procesora. Przedstawiono kilka modeli umozliwiających ilosciowe określenie wydajności system w wielordzeniowych. Jednak modele te mają szereg ograniczeń i nie mogą dokładnie przewidziec rzeczywistości przyspieszenie danego systemu. Dlatego pomocne mogą byc inne rodzaje modeli. W artykule ´ najpierw skonfigurowalismy i sprawdziliśmy kolejno środowisko symulacji do oceny system w wielordzeniowych, a następnie proponujemy i testujemy udoskonalony model, który znacznie poprawia prognozy wydajności.
3
Content available Hardware rough set processor parallel architecture in FPGA for finding core in big datasets
Kopczyński Maciej, Grześ Tomasz
Journal of Artificial Intelligence and Soft Computing Research
|
2021
|
Vol. 11, No. 2
99--110
EN
This paper presents FPGA and softcore CPU based solution for large datasets parallel core calculation using rough set methods. Architectures shown in this paper have been tested on two real datasets running presented solutions inside FPGA unit. Tested datasets had 1 000 to 10 000 000 objects. The same operations were performed in software implementation. Obtained results show the big acceleration in computation time using hardware supporting core generation in comparison to pure software implementation.
4
Content available FPGA implementation of logarithmic versions of Baum-Welch and Viterbi algorithms for reduced precision hidden Markov models
Pietras M., Klęsk P.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2017
|
Vol. 65, nr 6
935--946
EN
This paper presents a programmable system-on-chip implementation to be used for acceleration of computations within hidden Markov models. The high level synthesis (HLS) and “divide-and-conquer” approaches are presented for parallelization of Baum-Welch and Viterbi algorithms. To avoid arithmetic underflows, all computations are performed within the logarithmic space. Additionally, in order to carry out computations efficiently – i.e. directly in an FPGA system or a processor cache – we postulate to reduce the floating-point representations of HMMs. We state and prove a lemma about the length of numerically unsafe sequences for such reduced precision models. Finally, special attention is devoted to the design of a multiple logarithm and exponent approximation unit (MLEAU). Using associative mapping, this unit allows for simultaneous conversions of multiple values and thereby compensates for computational efforts of logarithmic-space operations. Design evaluation reveals absolute stall delay occurring by multiple hardware conversions to logarithms and to exponents, and furthermore the experiments evaluation reveals HMMs computation boundaries related to their probabilities and floating-point representation. The performance differences at each stage of computation are summarized in performance comparison between hardware acceleration using MLEAU and typical software implementation on an ARM or Intel processor.
5
An Implementation of Procedure for Screen Out the Puffs in the Massively Parallel Architecture
Przybyła T.
Zeszyty Naukowe. Elektryka / Politechnika Opolska
|
2013
|
z. 69
87--88
EN
This paper presents the performance improvement achievable in Gaussian Puff Model through parallelization of the procedure of screen out the puff. Calculations carried out in the massively parallel architecture allowed to accelerate the calculations associated with the elimination of the puffs in the CALPUFF model.
6
Content available remote Accelerated EMF Evaluation Using a SIMD Algorithm
Vilachá C., Otero A. F., Moreira J. C., Míguez E.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 3a
286--292
EN
This article presents a fast Single-Instruction Multiple-Data (SIMD) algorithm that evaluates electromagnetic fields (EMFs). It is based on the Method of Moments (MOM) adapted for execution on an SIMD architecture. The big speed-up obtained with this new implementation enables us to obtain results faster and to simulate more complex and realistic models and keep the computing time within a reasonable range, which give lead to better solutions for current EMF problems. This article gives a brief overview of generic massively parallel processors, taking into consideration their hardware architecture and the new computer languages for managing them. We describe the mathematical foundations of the algorithm in order to explain how the operations are distributed and performed by the GPU. Many cases are simulated to analyze the performance of the method proposed and they are compared with a fully implemented CPU algorithm, as well as with another CPU algorithm that uses the Intel MKL solvers for dense matrices. The differences in performance between floating-point precision numbers and double precision numbers is also studied and how they influence the accuracy of the results. The tests carried out suggest that the acceleration obtained grows with the complexity of the model. As a result, the proposed algorithm’s only limitations lie with the hardware features.
PL
Artykuł przedstawia szybki algorytm typu Single-Instruction Multiple-Data (SIMD - pojedyncza instrukcja wiele danych), do obliczania rozkładu pól elektromagnetycznych (EMF). Jest ona oparta na metodzie momentów (MOM) przystosowanych do realizacji w architekturze SIMD. Duże przyspieszenie uzyskane dzięki tej nowej implementacji pozwala uzyskać wyniki szybciej i dla bardziej złożonych symulacji i realistycznych modeli i utrzymać czas obliczeniowy w rozsądnym zakresie. Artykuł zawiera krótki przegląd procesorów masowo równoległych, biorąc pod uwagę ich architekturę sprzętową i nowe języki programowania do zarządzania nimi. Opisano matematyczne podstawy algorytmu, aby wyjaśnić, w jaki sposób operacje są wykonywane przez procesor graficzny (GPU). Wiele przypadków zostało symulowanych, aby przeanalizować działanie proponowanej metody a wyniki porównano ze znanymi algorytmami, jak również z algorytmem, który wykorzystuje Intel MKL Solvers do gęstych matryc. Z przeprowadzonych testów wynika, że uzyskane przyspieszenie rośnie wraz ze złożonością modelu. Jedyne ograniczenia algorytmu zależą od możliwości sprzętowych.
7
Content available Implementacja sztucznej sieci neuronowej w architekturze równoległej z wykorzystaniem protokołu MPI
Bartecki K., Czorny M.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 6
638-640
PL
W artykule wskazano na pewne aspekty związane z implementacją jednokierunkowej sieci neuronowej w architekturze równoległej z wykorzystaniem standardu przesyłania komunikatów MPI. Zaprezentowany przykład zastosowania sieci dotyczy klasycznego problemu aproksymacji funkcji. Zbadano wpływ liczby uruchamianych procesów na efektywność procedury uczenia i działania sieci oraz zademonstrowano negatywny wpływ opóźnień powstałych przy przesyłaniu danych za pomocą sieci LAN.
EN
In the paper some characteristic features concerning feed-forward neural network implementation in parallel computer architecture using MPI communication protocol are investigated. Two fundamental methods of neural network parallelization are described: neural (Fig. 1) as well as synaptic parallelization (Fig. 2). Based on the presented methods, an original application implementing feed-forward multilayer neural network was built. The application includes: a Java runtime interface (Fig. 3) and a computational module based on the MPI communication protocol. The simulation tests consisted in neural network application to classical problem of nonlinear function approximation. Effect of the number of processes on the network learning efficiency was examined (Fig. 4, Tab. 1). The negative effect of transmission time delays in the LAN is also demonstrated in the paper. The authors conclude that computational advantages of neural networks parallelization on a heterogeneous cluster consisting of several personal computers will become apparent only in the case of very complex neural networks, composed of many thousands of neurons.
8
Content available The architecture of modern database systems
Goczyła K.
TASK Quarterly : scientific bulletin of Academic Computer Centre in Gdansk
|
1998
|
Vol. 2, No 1
107-119
EN
The paper presents major trends in the modern architecture of large database systems. Two types of architecture are described in detail: the parallel architecture and the distributed architecture. It has been widely recognised that centralised, single processor computing systems and centralised database systems in particular are approaching their theoretical limits of performance. Hence we can observe a growing interest among researchers and developers in the design and implementation of highly efficient distributed architecture. The paper focuses on different types of client-server architecture, which nowadays is becoming very popular in data processing systems.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.