Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 4

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  pętla PLL
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
PL
W artykule zaprezentowano implementację algorytmu multiplikacji częstotliwości pojedynczego sygnału czujnika położenia wału w celu umożliwienia sterowania silnikiem reluktancyjnym przełączalnym w szerokim zakresie prędkości obrotowej. Wprowadzono w podstawy konstrukcji SR i wynikającą z niej problematykę sterowania. Przedstawiono naturę zredukowanej liczby do jednego sygnału czujnika położenia kątowego wału oraz realizację synchronizacji fazowej na jego podstawie. Problem niskiej rozdzielczości pomiarowej oraz asymetrii kształtu sygnału czujnika mechanicznego wyeliminowano poprzez zastosowanie zoptymalizowanej dla zadanej jednostki mikroprocesorowej pętli SPLL. Wyprowadzono odpowiednie zależności weryfikując zaproponowane rozwiązanie badaniami eksperymentalnymi. W podsumowaniu wyciągnięto wnioski co do poprawności implementacji oraz wyznaczono dalsze kierunki badawcze.
PL
W artykule przedstawiono analizę stabilności liniowej pętli synchron-nizacji fazy II-VI rzędu z filtrem o aproksymacji Butterwortha oraz Czebyszewa za pomocą kryterium stabilności Lienarda-Chiparta. Opierając się na tym kryterium, wyznaczono zakresy stabilności, charakteryzujące stabilną pracę pętli przy określonym wzmocnieniu detektora fazy i generatora przestrajanego napięciem. Analizę stabilności z filtrem Czebyszewa przeprowadzono dla dwóch różnych wartości współczynnika falowania.
EN
Stability analysis of linear phase-locked loop with Butterworth and Tschebyshev lowpass filter to six order inclusively based on Lienard-Chipart stability criterion was carried out in the article. Ranges of stability in foothold about this criterion at definite reinforcement of phase detector and voltage control oscillator indicated characterizing stable work loop. It carry analysis of stability with Tschebyshev filter for different two values of ratios of rippling.
PL
W artykule przedstawiono analizę stabilności liniowej pętli synchron-nizacji fazy z filtrem o aproksymacji Cauera II-VI rzędu oraz porównanie zakresów stabilności pętli z filtrami o aproksymacji Butterwortha, Czebyszewa i Cauera. Analizę oparto na kryterium stabilności Lienarda-Chiparta, za pomocą którego wyznaczono zakresy stabilności, charakteryzujące stabilną pracę pętli przy określonym wzmocnieniu detektora fazy i generatora przestrajanego napięciem. Wyliczone zakresy stabilności pętli rozpatrywanych filtrów zilustrowano wykresami.
EN
In the article stability analysis of linear phase-locked loop with Cauer lowpass filter to six order was carried out inclusively and stability comparison phase-locked loop with Butterworth, Tschebyshev and Cauer lowpass filter. The analysis based on Lienard-Chipart stability criterion, ranges of stability which assistance at definite reinforcement of phase detector and voltage control oscillator indicated characterizing stable work loop. It illustrated enumerated ranges of stability of loop with individual filters diagrams.
PL
W nowoczesnych układach przekształtnikowych AC/DC. pozwalających na otrzymanie jednostkowego współczynnika mocy, potrzebna jest informacja o wartości kąta fazowego wektora przestrzennego napięcia sieci zasilającej. Informację tę można uzyskać za pomocą układu śledzenia fazy (PLL). Jednym z możliwych rozwiązań jest układ PLL synchronizowany chwilami przejścia przez zero napięcia sieciowego. W arty-kule przedstawiono analizę takiego układu, prowadzącą do przydatnych w praktyce za-leżności projektowych, wiążących ze sobą parametry określające jakość odtwarzanego kąta fazowego.
EN
Modern AC/DC converler systems workin with unitary input power factor require information about the actual phase angle of supply net voltage space-vector. This information can be received from phase locked loop (PLL) circuit. One of solutions is to synchronize PLL with the net when net voltage crosses zero value. This paper analyses such system leading to useful design formulas linking up parameters that determine the quality of phase angle recreation.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.