W pracy opisano układ cyfrowego oscylatora harmonicznego charakteryzującego się zmniejszonymi rozmiarami wewnętrznej tablicy próbek funkcji sinus oraz odpowiednio dobranymi długościami słów wewnętrznych sygnałów. Celem pracy było uzyskanie odpowiedniej dokładności wytwarzanych próbek sinusoidy oraz zmniejszenie wykorzystywanych zasobów struktury docelowego układu rekonfigurowalnego FPGA.
EN
A numerically controlled oscillator with reduced size of internal sine look-up-table (LUT) and adjusted word-length of internal signals is described. The purpose of this work was to increase the accuracy of the generated samples of sinusoid and to decrease the amount of required resources in the target field-programmable gate array.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.