Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: neural signal

Sortuj według:

Ogranicz wyniki do:

Algorytm kompresji danych dla interfejsu mózg-komputer

Turcza P., Marszałek Z., Socha M.

Przegląd Elektrotechniczny

2015

R. 91, nr 5

5-8

Przedstawiony algorytm kompresji danych dla interfejsu mózg-komputer (BMI) pozwala na kodowanie sygnałów neuronowych z przepływnością ok. 0.25 bita na próbkę, przy zniekształceniach mniejszych jak 3% rms. Dzięki redukcji transmitowanych danych kompletny, wielokanałowy system BMI wraz z układem telemetrii i anteną magnetyczną może być implantowany w całości pod skórą badanego zwierzęcia. Pełna podskórna implantacja redukuje prawdopodobieństwo rozwoju infekcji i umożliwia obserwację zwierzęcia w jego naturalnym środowisku.

Presented data compression algorithm dedicated to Brain-Machine Interface (BMI) system enables encoding of neural signals at data rate of 0.25 bits per sample with distortions below 3% rms. Reduction of transmitted data enables implantation of complete, multichannel BMI system along with telemetry unit and magnetic antenna. Full implantation of BMI system is essential for minimization risk of developing infections and enabling the animal to interact freely with the environment.

Low Power, High Dynamic Range Analogue Multiplexer for Multi-Channel Parallel Recording of Neuronal Signals Using Multi-Electrode Arrays

Rydygier P., Dąbrowski W., Fiutowski T., Wiącek P.

International Journal of Electronics and Telecommunications

2010

Vol. 56, No. 4

399-404

In the paper we present the design and test resultsof an integrated circuit combining a sample & hold circuit andan analogue multiplexer. The circuit has been designed as abuilding block for a multi-channel Application Specific IntegratedCircuit (ASIC) for recording signals from alive neuronal tissueusing high-density micro-electrode arrays (MEAs). The designis optimised with respect to critical requirements for suchapplications, i.e. short sampling time, low power dissipation, goodl inearity and high dynamic range. Presented design comprisessample&hold circuits with class AB operational amplifier, novelshift register, which allows minimising cross-coupling of the clocksignal and control logic. The circuit has been designed in 0.35µm CMOS process and has been successfully implemented in aprototype multi-channel ASIC.