Wyniki wyszukiwania - BazTech

1

Inter-thread communication efficiency

Sagan J.

Annales Universitatis Mariae Curie-Skłodowska. Sectio AI, Informatica

|

2015

|

Vol. 15, no. 1

12--15

EN

In this paper I compare inter-thread communication methods: blocking queue and LMAX Disruptor without synchronization according to a number of threads (CPU cores) and consumer rate. The research is carried out using a multiprocessor machine with Non Uniformed Memory and Oracle Java Runtime Environment. I determine if processing on many multi-core CPUs with NUMA is faster than on single multi- core CPU or vice versa.

2

Timing analysis of multitask systems in SystemC environment

Golly Ł., Pułka A.

Elektronika : konstrukcje, technologie, zastosowania

|

2013

|

Vol. 54, nr 2

17-22

EN

The paper concerns design and modeling of real time systems with strong timing requirements. The problem is presented and analyzed on high level abstract models implemented in SystemC - a modern tool for electronic embedded systems design. The paper outlines advantages of transaction level modeling technique, which is very efficient for complex systems and well suited in SystemC environment. The authors define the universal kernel for functionality, communication and timing issues modeling. The problem has been analyzed on various examples of multitasks' scenarios composed of set of worst case timing benchmark algorithms (WCET). Results obtained during many experiments with models have proved the flexibility and efficiency of the proposed approach to the multitask systems modeling.

PL

Artykuł dotyczy zagadnień projektowania oraz modelowania systemów czasu rzeczywistego o istotnych wymaganiach czasowych. Problem został przedstawiony i przeanalizowany na abstrakcyjnych modelach zaimplementowanych w języku SystemC - nowoczesnym narzędziu do projektowania elektronicznych systemów wbudowanych. W artykule podkreślono korzyści techniki modelowania na poziomie transakcji, która jest bardzo wydajna w odniesieniu do złożonych systemów, a język SystemC bardzo dobrze nadaje się do stosowania tej techniki modelowania. Autorzy zdefiniowali uniwersalny rdzeń swojego środowiska do modelowania zagadnień związanych z funkcjonalnością, komunikacją oraz zależnościami czasowymi. Problem został przeanalizowany na wielu przykładach wielozadaniowych scenariuszy złożonych z zbioru standardowych wzorcowych algorytmów przeznaczonych do czasowej analizy najgorszego przypadku (WCET). Wyniki otrzymane podczas szeregu eksperymentów na modelach dowiodły, że zaproponowane podejście do zagadnienia modelowania systemów wielozadaniowych jest bardzo elastyczne i wydajne.

3

Time predictable systems based on pipeline processor with interleaving of hardware threads

Golly Ł, Pułka A

Elektronika : konstrukcje, technologie, zastosowania

|

2013

|

Vol. 54, nr 12

36-40

EN

The paper presents the microarchitecture of highly predictable real-time systems based on pipeline processor with the idea of thread interleaving. The abstract model of such to real-time electronic embedded systems is given. The authors put their main efforts to obtain highly repeatable and time predictable applications with strong timing requirements. The problem is presented and analyzed on high level abstract models implemented in SystemC – a modern tool for electronic embedded systems design and prototyping. The paper investigates issues concerning the threads’ communication with the memory system. A special threads suspending mechanism has been proposed. The presented issues have been analyzed on various examples of multitasks’ scenarios composed of set of worst case Mälardalen benchmark programs (WCET ). The optimal scheduling scenarios with flexible usage of available resources with respect to the timing constraints have been analyzed. The presented methodology proved to be a good tool for high level system models analysis.

PL

Artykuł przedstawia mikroarchitekturę przewidywalnego czasowo systemu opartą na procesorze potokowym, w którym zastosowano ideę przeplotu wątków. Przedstawiono abstrakcyjny model takiego procesora zastosowanego do aplikacji pracujących w elektronicznych systemach wbudowanych czasu rzeczywistego. Autorzy położyli główny nacisk na uzyskanie wysoce powtarzalnego i przewidywalnego czasowo systemu pracującego przy silnych wymaganiach czasowych. Problem został przeanalizowany na modelach zaimplementowanych na wysokim poziomie abstrakcji w języku SystemC. W artykule przeprowadzono również badania dotyczące zagadnień komunikacji wątków z systemem pamięci. Zaproponowano specjalny mechanizm zawieszania pracy wątków. Omawiane zagadnienia zostały przedstawione na przykładach wielozadaniowych scenariuszy złożonych z zbioru standardowych wzorcowych algorytmów Mälardalen przeznaczonych do czasowej analizy najgorszego przypadku (WCET ). Dokonano analizy optymalnych scenariuszy harmonogramowania zadań z elastycznym wykorzystaniem dostępnych zasobów przy narzuconych wymaganiach czasowych. Zaprezentowana metoda pokazała, że stanowi dobre narzędzie analizy modeli systemów wysokiego poziomu.

4

Dynamiczna rekonfiguracja wątków w systemach czasu rzeczywistego pracujacych w warunkach pełnej powtarzalności czasowej

Pułka A., Milik A.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 12

40-43

PL

Artykuł dotyczy zagadnień projektowania systemów czasu rzeczywistego z powtarzalnością, czasową. W pracy zaproponowano nową, oryginalną, architekturę wielozadaniową, elektronicznego systemu wbudowanego z przeplotem wątków. Opisano poszczególne elementy składowe systemu, szczególny nacisk położono na programowalny kontroler przeplotu, jednostkę odpowiedzialną za sterowanie kolejnością przetwarzanych wątków w potoku. Zaproponowano dodatkowe rozwiązanie układu arbitrażowego SDPA pracującego w tle, którego zadanie polega na dynamicznej rekonfiguracji przetwarzanych zadań. Przedstawiono uzyskane rezultaty implementacyjne i symulacyjne. Przedstawiono wnioski końcowe podkreślające elastyczność i uniwersalność zaproponowanego rozwiązania.

EN

The paper concerns design of real time systems that meet precision time (PRET) requirements. A new, original architecture of the multithread embedded system with programmable interleaved pipelining is introduced. Main components are described with special attention devoted to the interleave controller. This element of the system is responsible for controlling of the order of threads loaded into the processor's pipeline. The idea of shadow deadline processing arbiter responsible for dynamic reconfiguration of performed threads (tasks) is given. Results of the implementation and simulation of different arbitration schemes are discussed. Conclusions emphasizing the flexibility and advantages of the proposed solution summarize the paper.