Wyniki wyszukiwania - BazTech

1

Układy arytmetyki stochastycznej i ich implementacja w strukturach FPGA

Kawalec P.

Pomiary Automatyka Kontrola

|

2009

|

R. 55, nr 8

627-629

PL

W artykule przedstawiono podstawowe układy arytmetyki stochastycznej zrealizowane w technice cyfrowej. W celu zapewnienia maksymalnej szybkości działania, syntezę układów arytmetyki stochastycznej przeprowadzono na elementach logicznych i przerzutnikach. Dla specjalizowanych układów sumatorów, subtraktorów, oraz multiplikatorów i układów potęgujących, wyznaczono dokładność przetwarzania. Przeprowadzono ich syntezę i implementację w układach FPGA, wyznaczając szybkość działania.

EN

The paper presents fundamental circuits of stochastic arithmetic realized by means of digital technology. In order to ensure the maximum operational speed, synthesis of stochastic arithmetic circuits has been performed on logical elements and triggers. Specialized stochastic adders on NOT and NAND elements (Fig.1) as well as on multiplexers (Fig. 3) both without and with randomization of the input data (Fig. 2) have been designed for disjoint events in binary random sequences. Specification of stochastic adders has been conducted in VHDL language, and their verification - in functional simulation mode (Fig. 4). The accuracy of the stochastic adder operation has been determined, whereas synthesis and implementation of these systems in FPGA structure allowed for showing the speed of stochastic adder operation with the frequency of timing exceeding 100 MHz. Similar investigations have been carried out for specialized stochastic subtractors. For independent binary random sequences, stochastic multipliers and squaring circuits (Fig. 6) have been designed, having a structure particularly useful for realization within programmable logical FPGA structures.

2

On functions with Fourier transforms in Alip/p(G)

Aydin I., Sagir B.

Demonstratio Mathematica

|

2008

|

Vol. 41, nr 2

425-432

EN

Let G be a metrizable locally compact Abelian group with dual group G. [...] denotes the vector space of all complex-valued functions in L1 (G) whose Fourier transforms [...] belong to LP(G). Research on the spaces Ap(G) was initiated by Warner in [14] and Larsen, Liu and Wang in [7], Martin and Yap in [8]. Let Lip(alpha,p) and lip(alpha,p) denote the Lipschitz spaces defined on G. In the present paper, the space Alip/p(G) consisting of all complex-valued functions [...] whose Fourier transforms [...] belong to Lp(G) is investigated. In the first section invariant properties and asymptotic estimates for the translation and modulation operators are given. Furthermore it is showed that space App(G) is homogeneous Banach space. At the end of this work, it is proved that the space of all multipliers from L1 (G) to Alip/p(G) is the space Alip/p(G).

3

Realizacja w układach FPGA jednostek operacyjnych działających w arytmetyce ułamkowej

Maslennikov O., Maslennikova N., Pawłowski P., Khadzhynov W., Sergyienko A.

Elektronika : konstrukcje, technologie, zastosowania

|

2007

|

Vol. 48, nr 11

34-36

PL

Zaproponowano wykorzystanie arytmetyki ułamkowej w jednostkach operacyjnych układów typu system-on-chip, implementowanych w nowoczesnych układach FPGA. Pozwala to na redukcję złożoności sprzętowej jednostek arytmetyczno-logicznych w porównaniu z podobnymi jednostkami arytmetycznymi pracującymi z liczbami stałoprzecinkowymi i zmiennoprzecinkowymi o tej samej precyzji. Jako przykład zaproponowano projekt 35-bitowej jednostki arytmetyki ułamkowej, która jest przeznaczona do wykonywania operacji dodawania, mnożenia, dzielenia, mnożenia z dodawaniem i dzielenia z dodawaniem. Architektura zaproponowanej jednostki arytmetycznej jest dostosowana do wewnętrznej struktury rekonfigurowalnych platform firmy Xilinx (jak Virtex II lub Virtex 4), dlatego jej złożoność sprzętowa jest do 4,5 razy mniejsza w porównaniu z podobnymi jednostkami arytmetyki zmiennoprzecinkowej.

EN

In this paper, use of the rational fraction arithmetic in the system-on-chip processing units destined for implementation in modern FPGA devices is proposed. This allows reduction the hardware complexity of the arithmetic-logic units in comparison with similar arithmetic units operating with fixed-point or floating-point numbers with the same precision. As an example, in this paper, the project of the 35-bit rational fraction arithmetic unit is proposed, which is destined to perform addition, multiplication, division, multiplication with addition and division with addition operations. The architecture of the proposed arithmetic unit is adapted to the internal structure of the Xilinx reconfigurable platforms (as for instance Virtex II or Virtex 4), therefore its hardware complexity is up to 4,5 times less in comparison with similar floatingpoint arithmetic units.

4

Product-embodied diffusion of innovations in Poland: R&D multiplier analysis

Gurgul H.

Ekonomia Menedżerska

|

2007

|

nr 1

101-120

EN

This paper is devoted to an investigation of the innovation process in the Polish economy over the last few years. In doing so, the concept of backward and forward R&D multipliers is employed which, despite some current doubt and ambiguity, still seems to be a powerful tool for examining where innovation is generated and how it spreads throughout the economy. Based on the most recent input-output tables available for Poland it turns out, for example, that industries which can be called "high-tech" are accompanied by larger backward R&D multipliers, whereas lower multipliers are more typical for "low-tech" industries. In addition, to the total R&D multipliers, induced multipliers were computed which adjust the former for intra-industry effects.

PL

Artykuł został poświęcony badaniu procesu innowacyjności polskiej gospodarki na przestrzeni kilku ostatnich lat. W badaniu wykorzystano koncepcję popytowych i podażowych mnożników R&D, która ciągle pozostaje ważnym narzędziem identyfikowania miejsc powstawania innowacji i śledzenia ich dyfuzji w gospodarce. W oparciu o najnowsze, dostępne w Polsce, tablice nakładów i wyników stwierdzono np., że najsilniejsze powiązania popytowe występują w tzw. gałęziach "high-tech", najsłabsze zaś - w gałęziach, które mogą uchodzić za przestarzałe. Oprócz mnożników całkowitych, obliczono także mnożniki indukowane, które biorą pod uwagę fakt, że część efektu całkowitego związana jest z przepływami produktów wewnątrz danego sektora.

5

On functions with Fourier transform

Sagir B., iener

Demonstratio Mathematica

|

2000

|

Vol. 33, nr 2

355-363