PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników
Powiadomienia systemowe
  • Sesja wygasła!

Znaleziono wyników: 4

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  moduł liczby zespolonej
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Implementation of magnitude calculation of complex numbers using improved alpha max plus beta min algorithm
Smyk R., Czyżak M.
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
|
2016
|
Nr 51
173--179
EN
The paper presents the hardware implementation of the improved alpha max plus beta min algorithm for calculating the magnitude of complex numbers. This version of the algorithm requires the general division which is performed using a noniterative multiplicative division algorithm. We analyze in detail the division algorithm, its error and the impact of finite word-length signal representations on the assumed total computation error. An analysis is performed to determine the binary length of operands at each stage of the magnitude calculator in order not to exceed the assumed total error. An FPGA implementation is presented along with its hardware requirement and delay.
PL
W artykule przedstawiono układową implementację ulepszonego algorytmu wyznaczania modułu liczby zespolonej. Wersja ta wymaga realizacji dzielenia sprzętowego. Zaproponowano wykorzystanie własnej nieiteracyjnej metody dzielenia. Wykonano szczegółową analizę algorytmu dzielenia pod kątem wyznaczenia wpływu skończonej długości reprezentacji binarnych sygnału wejściowego i sygnałów wewnętrznych układu na całkowity błąd dzielenia. Oszacowano również błąd całkowity obliczania modułu liczby zespolonej wynikający z wykorzystania nieiteracyjnej metody dzielenia. Ostatecznie wyprowadzono zależności pozwalające na dobór długości binarnej reprezentacji współczynników algorytmu dzielenia, przy której nie zostanie przekroczony maksymalny błąd obliczania modułu wynikający z właściwości numerycznych. Finalnie przedstawiono realizację rozwiązania układowego dedykowanego dla FPGA wraz z wynikiem syntezy w środowisku Xilinx.
2
Content available FPGA computation of magnitude of complex numbers using modified CORDIC algorithm
Czyżak M., Smyk R.
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
|
2015
|
Nr 47
35--38
EN
In this work we present computation of the magnitude of complex numbers using a modified version of the CORDIC algorithm that uses only five iterations. The relationship between the computation error and the number of CORDIC iterations are presented for floating-point and integer arithmetics. The proposed modification of CORDIC for integer arithmetic relies upon the introduction of correction once basic computations are performed in order to reduce the maximum error. The correction value is derived using the coordinate and magnitude values obtained after the fifth iteration. The correction allows to reduce the maximum error by about 79%. The exemplary FPGA implementation of the modified algorithm is also presented.
PL
W pracy zaprezentowano obliczanie modułu liczb zespolonych przy zastosowaniu zmodyfikowanego algorytmu CORDIC, który wykorzystuje tylko pięć iteracji. Podano związek między błędem aproksymacji a liczbą iteracji dla arytmetyki zmiennoprzecinkowej i całkowitej. Zaproponowana modyfikacja algorytmu CORDIC dla arytmetyki całkowitej polega na wprowadzeniu korekcji po zakończeniu podstawowych obliczeń w celu zmniejszenia błędu maksymalnego. Korekcja jest wprowadzana na podstawie współrzędnych otrzymanych po piątym stopniu algorytmu. Pokazano także przykładową implementacje algorytmu w FPGA.
3
Content available Obliczanie modułu liczby zespolonej w FPGA z użyciem algorytmu CORDIC
Czyżak M., Smyk R.
Poznan University of Technology Academic Journals. Electrical Engineering
|
2015
|
No. 84
161--171
PL
W pracy przedstawiono obliczanie modułu liczb zespolonych z użyciem zmodyfikowanej wersji algorytmu CORDIC przy zastosowaniu pięciu stopni iteracyjnych. Zaprezentowano zależność wielkości błędu od liczby stopni algorytmu CORDIC dla arytmetyki zmiennoprzecinkowej jak również zbadano wpływ użycia arytmetyki całkowitej. Zaproponowana modyfikacja algorytmu CORDIC dla arytmetyki całkowitej polega na wprowadzeniu korekcji po zakończeniu podstawowych obliczeń w celu zmniejszenia maksymalnego błędu. Wartość korekcji jest ustalana na podstawie stosunku współrzędnych uzyskanych po piątym stopniu iteracyjnym. Korekcja pozwala na około dwukrotną redukcję błędu maksymalnego. W pracy pokazano też przykładową architekturę układu realizującego zmodyfikowany algorytm w układzie FPGA.
EN
The work presents computation of the magnitude of complex numbers with a modified version of the CORDIC algorithm using five iteration steps. A relationship between the error and the number of CORDIC iterations for floating point arithmetic was examined as well as the impact of using the integer arithmetic. The proposed modification of the algorithm for integer arithmetic relies upon the introduction of a correction after performing the assumed number CORDIC iterations The correction value is established upon the approximate quotient of coordinates obtained after the fifth iteration step. Such correction allows to reduce the maximum error approximately by half. The architecture implementing the algorithm in the FPGA is also shown.
4
Algorytm szybkiego obliczania wartości modułu liczby zespolonej
Orzyłowski M., Rudolf Z.
Elektronika : konstrukcje, technologie, zastosowania
|
2012
|
Vol. 53, nr 8
43-45
PL
Mikrokonwertery stosowane w specjalizowanych układach pomiarowych wykonują pomiary, obróbkę ich wyników oraz realizują szereg funkcji sterowania i transmisji danych. Wszystkie założone operacje muszą być wykonane w ograniczonym czasie, określonym przez wymagania pomiarowe. Wykorzystywane kompilatory języka C do obliczeń modułów liczb zespolonych, opisujących wyniki analizy FFT, standardowo realizują pierwiastkowanie według algorytmu Newtona-Raphsona. Algorytm ten wymaga wykonania szeregu iteracji z zastosowaniem czasochłonnych operacji dzielenia zmiennoprzecinkowych liczb binarnych. W niektórych zastosowaniach czas wykonywania pierwiastkowania tą metodą może, bez zastosowania dodatkowego bloku pierwiastkującego, uniemożliwić realizację założonych funkcji układu kontrolno-pomiarowego. W artykule opisano nową metodę szybkiego obliczania modułu liczby zespolonej metodą aproksymacji wielomianowej, która dostarcza wyniki o dokładności lepszej niż 0,001 %. Metoda ta skraca czas wykonywania tej operacji ponad 20-krotnie, rozwiązując opisywany powyżej problem.
EN
The microconverters used in specialized measuring systems realize measurements, processing of their results and control and transmission functions. All functions should be executed in time limited by measurement requirements. Applied C-compilers for calculation of modules of complex numbers describing results of FFT analysis usually use roots extraction by means of Newton-Raphson method. This method requires several iterations with time-consuming division of floating-point binary numbers. In some applications the duration of such root extraction makes the realization of the measurement and control system functions impossible without application of the additional root extraction błock. In the paper is presented new method of fast calculation of complex number module using polynomial approximation of accuracy betterthan 0.001%. The proposed method shortens this operation more than 20 times eliminating the described problem.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.