Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: modele typu compact

Sortuj według:

Ogranicz wyniki do:

System-level modeling of a Lab-On-Chip for micropollutants detection

Guiton S, Rezgui A, Madec M., Lallement C., Rufi F, Haiech J.

International Journal of Microelectronics and Computer Science

2014

Vol. 5, nr 3

116--125

The issue addressed by this paper is system-level modeling of Lab-On-Chip (LOC) level. These microsystems integrate within a single chip many functions from several domains such as electronics, thermic, biochemistry or microﬂuidics. The modeling of these systems in a single environment and the interface between different domains is very challenging. In this paper, we propose some methods to model the entire system in VHDL-AMS. The models are developed and assembled from elementary building blocks, with a validation through experiments or numerical simulation on a reference tool, toward the complete LOC. For each domain, the modeling methodology is described. The principle is applied to a specific use case: a LOC designed for the detection of micro-pollutants in drinking water. It is based on the ELISA test leading to a pH-shift which is in turn detected by an Ion-Sensitive Field Effect Transistor (ISFET). In the last part of the paper, the ﬁrst results obtained with the complete zero-order model of the LOC are described. Of course, this model has to be improved in order to be faithful to the actual LOC but it will undoubtedly be a major asset for the optimization and reliability improvement of the LOC.

Model prądu drenu i pojemności w dwubramkowym tranzystorze MOS o krótkim kanale

Sawicka A., Łukasiak L., Jakubowski A., Tomaszewski D.

Elektronika : konstrukcje, technologie, zastosowania

2011

Vol. 52, nr 2

80-84

Przedstawiono nowy model prądu drenu i pojemności w symetrycznym, niedomieszkowanym, dwubramkowym tranzystorze MOS. Model obejmuje wybrane efekty krótkiego kanału (zależność napięcia progowego od długości kanału, nasycenie prędkości nośników, modulacja efektywnej długości kanału i napięcia dren-żródło, wzrost gęstości ładunku w kanale indukowany napięciem drenu, obniżenie wysokości bariery indukowane napięciem drenu). Model zaimplementowano w języku opisu sprzętu Verilog-A, a jego dokładność została zweryfikowana w oparciu o symulacje przeprowadzone za pomocą pakietu ATLAS.

A new model of drain current and capacitances in a symmetrical, undoped DG MOSFET is proposed. The new model includes several short-channel effects (dependence of threshold voltage on channel length, velocity saturation, effective channel-length and drain-source voltage modulation, drain-induced charge enhancement, drain induced barrier lowering). The model was implemented in Verilog-A Hardware Description Language. Its accuracy is verified by means of a comparison with ATLAS simulations.