Wyniki wyszukiwania - BazTech

1

High gain of single-switch voltage multiplier converters for DC power supply applications

Ashari Mochamad, Fauzan Miftah Y.

Przegląd Elektrotechniczny

|

2022

|

R. 98, nr 6

176--180

EN

DC converters with high ratio of output-input voltage are commonly used in various applications, such as high voltage dc impulse generator, or harnessing energy from weak power sources including piezo electric, thermoelectric etc. This paper presents a single active switch of boost converter combined with cascade voltage multiplier to generate a high gain output voltage. The voltage multiplier module employs two diodes and two capacitor sets. Each capacitor is alternately charged through the diode, and then discharges in series with the source voltage. Every module steps up twice of the input voltage, thus, connecting modules in series provides high output ratio compared to the source voltage. Simulation of the proposed system with three modules of voltage multiplier, and a flyback converter was conducted for comparison. The voltage multiplication using diode shows superb performances compared to the one, which uses mutual inductance. The results indicate that the proposed system has a linear voltage gain for various input voltages, and a constant output voltage under various load resistances.

PL

Przetwornice prądu stałego o wysokim stosunku napięcia wyjściowego do wejściowego są powszechnie stosowane w różnych zastosowaniach, takich jak generator impulsów prądu stałego wysokiego napięcia lub wykorzystanie energii ze słabych źródeł zasilania, w tym piezoelektrycznych, termoelektrycznych itp. W artykule przedstawiono pojedynczy aktywny przełącznik przetwornicy doładowania. z mnożnikiem napięcia kaskadowego do generowania wysokiego napięcia wyjściowego wzmocnienia. Moduł powielacza napięcia wykorzystuje dwie diody i dwa zestawy kondensatorów. Każdy kondensator jest ładowany naprzemiennie przez diodę, a następnie rozładowuje się szeregowo z napięciem źródła. Każdy moduł zwiększa dwukrotnie napięcie wejściowe, dzięki czemu szeregowe łączenie modułów zapewnia wysoki współczynnik wyjściowy w porównaniu z napięciem źródłowym. Dla porównania przeprowadzono symulację proponowanego układu z trzema modułami powielacza napięcia i przetwornicą typu flyback. Mnożenie napięcia za pomocą diody wykazuje znakomite osiągi w porównaniu z tym, który wykorzystuje indukcyjność wzajemną. Wyniki wskazują, że proponowany układ charakteryzuje się liniowym wzmocnieniem napięciowym dla różnych napięć wejściowych oraz stałym napięciem wyjściowym przy różnych rezystancjach obciążenia.

2

Design and implementation of parallel multiplier using two split circuits

Alkurwy Salah Hasan Ibrahim

Przegląd Elektrotechniczny

|

2021

|

R. 97, nr 7

19--22

EN

A novel binary parallel multiplier circuit is designed and implemented in this study. The proposed multiplier is a combination of two split circuits, namely, truncated multiplier and least-significant bit (LSB) circuit. The LSB multiplier is designed based on the Vedic mathematic expression, but some modification is made for it to be compatible with the truncated multiplier and to achieve correct results for all the multiplication values. The designed circuit is coded by the Verilog hardware description language (HDL) using Quartus II. The register transfer level is verified, and the gate level is simulated using the Cyclone IV field programmable gate array (FPGA) platform. The proposed multiplier operates at 107.5 MHz frequency operating speed and requires 155 combinational logics. Comparison with other reported works shows that the proposed design has 19.5% less delay time. The new parallel multiplier is suitable for applications in various electronic devices due to its good feature.

PL

W tym badaniu zaprojektowano i wdrożono nowatorski binarny równoległy obwód powielający. Proponowany mnożnik jest połączeniem dwóch oddzielnych obwodów, a mianowicie obwodu mnożnika obciętego i obwodu najmniej znaczącego bitu (LSB). Mnożnik LSB został zaprojektowany w oparciu o matematyczne wyrażenie wedyjskie, ale wprowadzono pewne modyfikacje, aby był zgodny z mnożnikiem obciętym i aby uzyskać poprawne wyniki dla wszystkich wartości mnożenia. Zaprojektowany obwód jest kodowany w języku opisu sprzętu Verilog (HDL) przy użyciu Quartus II. Poziom transferu rejestrów jest weryfikowany, a poziom bramki jest symulowany przy użyciu platformy programowalnej macierzy bramek (FPGA) Cyclone IV. Proponowany mnożnik działa przy częstotliwości roboczej 107,5 MHz i wymaga 155 logik kombinacyjnych. Porównanie z innymi zgłoszonymi pracami pokazuje, że proponowany projekt ma 19,5% krótszy czas opóźnienia. Nowy powielacz równoległy nadaje się do zastosowań w różnych urządzeniach elektronicznych ze względu na swoją dobrą funkcję.

3

Mnożnikowe efekty zaopatrzeniowe na przykładzie Podstrefy Lublin Specjalnej Strefy Ekonomicznej Euro-Park Mielec

Żminda T., Bis J., Sobotka B.

Gospodarka Materiałowa i Logistyka

|

2017

|

nr 4

34--44

PL

W artykule przedstawiono metodę szacowania wielkość zaopatrzeniowego efektu mnożnikowego. Zaprezentowano jej zastosowanie na przykładzie Podstrefy Lublin Specjalnej Strefy Ekonomicznej Euro-Park Mielec, przy założeniu wykorzystania danych głównie z zasobów dostępnej statystyki publicznej. Zaprezentowana metoda może mieć charakter aplikacyjny dla decydentów jednostek samorządu terytorialnego, którzy rozważają stosowanie narzędzi polityki gospodarczej (tworzenie specjalnych stref ekonomiczny).

EN

The article presents author’s method for estimating the size of the supply multiplier effects. The paper includes example of the method’s application based on the Lublin Subzone of the Euro-Park Mielec Special Economic Zone, assuming the use of data mainly from the resources available to public statistics. Proposed method can be applied by local government decision makers who are considering (as instrument of economic policy) the establishment of special economic zones.

4

Dynamic regional economic modeling: a systems approach

Wheat I.D., Pawluczuk A.

Ekonomia i Zarządzanie

|

2014

|

Vol. 6, no. 4

230--241

EN

This paper demonstrates how the insight-generating features of a static input-output model can be structurally integrated with a comprehensive system dynamics simulation model. The purpose of such integration is to add value to regional economic modeling. We examine how the constraints inherent in the traditional static model can be eliminated and/or relaxed in a dynamic model. Such constraints arise from assumptions of fixed technology, fixed combinations of labor and capital, fixed prices, and surplus factors of production. We describe how these constraints can be alleviated in a system dynamics model. Integration of the two methods enables a disciplined disaggregation of system dynamics-based macroeconomic models into interactive industrial sector submodels that facilitate economic impact studies of regions and small nations. Moreover, integration, with its elimination of constraining static assumptions, extends the applicability and value of input-output analysis.

PL

W artykule zaprezentowano sposób strukturalnego integrowania wewnętrznie generowanych właściwości statycznych modeli wejścia – wyjścia z ogólnym symulacyjnym modelem dynamiki systemu. Celem takiej integracji jest dodanie nowej wartości w regionalnym modelowaniu ekonomicznym. Autorzy badają, w jaki sposób ograniczenia związane z tradycyjnym modelem statycznym mogą zostać wyeliminowane i/lub pomniejszone w modelu dynamicznym. Te ograniczenia wynikają z założeń przyjętej technologii, ustalonych relacji nakładów pracy i kapitału, stałych cen i dodatkowych czynników produkcji. Wyjaśniamy, jak te ograniczenia mogą być zminimalizowane w modelu dynamiki systemu. Integracja dwóch metod pozwala na metodyczne rozgrupowanie modeli makroekonomicznych opartych na dynamice systemu oddziaływujących na siebie sektorów submodeli gospodarki, które ułatwiają badania wpływu gospodarczego regionów i mniejszych krajów. Okazuje się, że poprzez integrację, która eliminuje ograniczające założenia statyczne, ulega rozszerzeniu zastosowanie i jakość analizy wejścia – wyjścia.

5

A comprehensive performance investigation on ingenious ECC co-processor architecture for Different Multipliers

Jagan A., Nagarajan V.

Przegląd Elektrotechniczny

|

2013

|

R. 89, nr 8

157--161

EN

This paper proposes an Elliptic Curve Cryptography (ECC) co-processor over GF(2256), based on the Montgomery scalar multiplication algorithm and provides a comprehensive evaluation of the architecture when different multipliers are involved in the scalar multiplication. The multipliers, namely array multiplier, modified Booth multiplier and hybrid encoded low power (HELP) multiplier are considered for the study. The proposed architecture is designed using Spartan3E family device XC3S1600E and synthesized using Modelsim 5.7.

PL

W artykule zaproponowano algorytm mnożenia bazujący na mnożeniu skalarnym typu Montgomery. Rozważano różne architektury – matrycowe, mnożnik typu Booth i hybrydowy zakodowany mnożnik małej mocy HELP.