Wyniki wyszukiwania - BazTech

1

Design, functionality and tests of multichannel IC for digital imaging

Gryboś P., Idzik M., Maj P., Świentek K.

Elektronika : konstrukcje, technologie, zastosowania

|

2006

|

Vol. 47, nr 10

8-10

EN

This paper presents the design and results of first measurements of a fast binary readout architecture ASIC aimed for digital X-ray imaging. The ASIC called DEDIX includes 64 readout channels, a number of DACs for different blas and threshold settings, voltage reference, calibration circuit, I/O circuit and a control logic circuit. Each readout channel consists of charge amplifier, PZC circuit, shaper, two discriminators and two 20-bit counters.The DEDIX is supposed to work in a relatively complex systems featuring several hundred readout channels. For this reason particular attention was paid to general system solutions and the IC testability. The DEDIX IC was implemented in a 0,35 µm CMOS technology and first tests confirm full its functionality.

PL

Zaprezentowano projekt i wyniki pomiarów wielokanałowego szybkiego układu ASIC o architekturze binarnej przeznaczonego do obrazowania cyfrowego z wykorzystaniem promieniowania X. Układ ASIC o nazwie DEDIX zawiera 64 kanały elektroniki odczytu, przetworniki C/A do polaryzacji układu i ustawiania progów dyskryminacji, źródło referencyjne, układ wewnętrznej kalibracji, układ WE/WY i blok kontroli. Każdy z kanałów elektroniki odczytu zawiera wzmacniacz ładunkowy, układ PZC, układ kształtujący dwa dyskryminatory i dwa 20-bitowe liczniki. Układ DEDIX przeznaczony jest do pracy w złożonych systemach obejmujących kilkaset kanałów odczytowych. Z tego powodu należy zwrócić szczególną uwagę na rozwiązania systemowe i możliwości testowania układu scalonego. Układ scalony DEDIX został wykonany w technologii 0,35 µm CMOS, a pierwsze testy potwierdzają jego pełną funkcjonalność.

2

Optymalizacja szumowa wielokanałowych mieszanych układów scalonych na przykładzie układu RX64

Gryboś P.

Kwartalnik Elektroniki i Telekomunikacji

|

2004

|

Vol. 50, z. 3

441-470

PL

W artykule przedstawiono metrologię projektowania wielokanałowych specjalizowanych układów scalonych w technologii CMOS, ze zwróceniem szczególnej uwagi na optymalizację szumową stopni wejściowych i minimalizację przesłuchów w układach analogowo-cyfrowych. Szczegółową analizę sposobu projektowania przeprowadzono w oparciu o 64-kanałowy układ scalony RX64 do odczytu paskowych detektorów krzemowych używanych do detekcji niskoenergetycznego promieniowania X.

EN

This paper describes designing of multichannel mixed-mode Application Specific Integrated Circuits in CMOS technology. The author discusses the problems of noise optimisation and crosstalk in mixed-mode integrated circuit on example of 64-channel chip RX64. This chip has been designed for the digital readout of silicon strip detectors used for position-sensitive X-ray imaging. Various requirements and constraints implied by this particular application have been taken into account in the design stage. The XR64 chip consists of low noise analogue front-end electronic and digital blocks for data storage, bias control and communication via serial link. An architecture of integrated circuit has been described with a special attention paid to noise optimisation. A method of noise minimisation of front-end electronic has been developed taking into account capacitance of X-ray sensor and different value of bias current in the input transistor of charge preamplifier. The second order effects in noise calculation have also been investigated. The minimisation of crosstalk in mixed-mode RX64 chip has been considered. As the chip contains analogue and digital blocks placed on common epi-type substrate, particular attention has been paid to the layout. The floorplan, power distribution and guardring placement are described. The results of the design are verifield by noise measurements using internal calibration generator, radioactive source with X-ray sensor and considering the noise counts according to the Rice formula. The equivalent input noise measured at room temperature for a sensor capacitance of 2.5 pF and peaking time of 0.8 us is only 145 el. rms.

3

Wykorzystanie paskowych detektorów krzemowych w dyfraktometrii promieniowania X

Gryboś P., Dąbrowski W.

Kwartalnik Elektroniki i Telekomunikacji

|

2002

|

Vol. 48, z. 2

435-448

PL

W artykule przedstawiono system do pozycjoczułej jednowymiarowej detekcji promieniowania X dedykowany do zastosowań dyfraktometrycznych. Zasadniczymi elementami systemu są: krzemowy detektor paskowy i specjalizowany 64-kanałowy układ scalony zawierający niskoszumowe układy elektroniki front-end i bloki cyfrowe umożliwiające przechowanie danych, kontrolę polaryzacji i komunikację ze światem zewnętrznym poprzez łącza szeregowe. W artykule omówiono architekturę układu scalonego ze zwróceniem szczególnej uwagi na optymalizację szumową, minimalizację rozrzutu parametrów elektrycznych pomiędzy kanałami, oraz integrację bloków analogowych i cyfrowych w jednym układzie scalonym. Przedstawiono przykładowe wyniki pomiarów prototypowego systemu.

EN

The paper describes a multichannel readout system for applications in X-ray diffractometry. The system consists of a silicon strip detector and a mixed-mode 64-channel readout chip RX64. The integrated circuit is implemented in a 0.8 μm CMOS p-well epi-type substrate technology. The single channel comprises a charge sensitive preamplifier, a shaper, a discriminator and a pseudo-random 20-bit counter. To increase the functionality and testability additional blocks like calibration circuit, internal DACs and command decoder are implemented on the chip. The equivalent noise charge (ENC) measured at room temperature for the detector capacitance of 2.5 pF and integration time of 0.7 μs is 167 electrons rms. The power dissipation is below 2.5 mW/channel. The input referred channel-to-channel offset variation is only 28 electrons rms, while the gain spread expressed as sigma to the mean value is 0.5%. The chip occupies the area 2.8 x 6.5 mm2.

4

Elektronika front-end do krzemowego detektora torów w eksperymencie ATLAS

Dąbrowski W.

Kwartalnik Elektroniki i Telekomunikacji

|

2002

|

Vol. 48, z. 2

247-270

PL

W artykule przedstawiono system elektroniki front-end do odczytu krzemowych detektorów paskowych w eksperymencie ATLAS. Zasadniczym elementem systemu jest specjalizowany 128-kanałowy układ scalony zapewniający odbiór i analogowe kształtowanie sygnałów z detektorów, buforowanie i kompresję danych oraz organizację odczytu danych. W pracy przedstawiono projekt układu scalonego i przedyskutowano wybrane krytyczne aspekty projektowe, jak szumy, efekty radiacyjne, integracja układów analogowych i cyfrowych na wspólnym układzie scalonym.

EN

The paper presents the front-end electronics for readout of silicon strip detectors in the ATLAS experiment. A basic component of the system is a 128-channel ASIC which receives the signals from the detectors, performs signal processing, buffering and compression of data. ln the paper we discuss critical issues of the design, like noise, radiation hardness and integration of analogue and digital circuits on the same integrated circuit.