Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: matryce FPGA

Sortuj według:

Ogranicz wyniki do:

Sterownik PLC zbudowany na matrycy FPGA

Dziuba M.

Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne

2012

T. 20

81--87

W artykule został przedstawiony nowy sterownik PLC zbudowany na matrycy FPGA. Opisano sposób jego projektowania i budowy w oparciu o matrycę reprogramowalną firmy Xilinx. Zamieszczono również przykład wykorzystania kontrolera do sterowania sygnalizacją świetlną na makiecie skrzyżowania. Charakteryzuje się on możliwością jednoczesnego analizowania wielu parametrów zebranych przez urządzenia pomiarowe. Dzięki niezawodnemu i szybkiemu układowi FPGA zapewnia dostosowywanie działania do warunków panujących na skrzyżowaniu.

In this article the new PLC controller is presented. This paper consists of description of designing and building this new controller which based on FPGA matrix produces by Xilinx Company. This article presents also example application which can be uses to control traffic lights. Implementation of the new concept control traffic lights algorithm, which was tasted on crossroad model is given. This new concept based on analysis a few parameters, which are collected by measuring devices. Fast and reliable logical matrix FPGA guarantee adapt functionality to new conditions on the crossroads.

Układy arytmetyki resztowej w matrycach FPGA

Tomczak T.

Pomiary Automatyka Kontrola

2006

R. 52, nr 7 bis

92--94

Przedmiotem pracy jest propozycja struktury oraz wyniki implementacji potokowych jednostek arytmetycznych realizujących funkcję mnożenia akumulacyjnego (MAC) przy wykorzystaniu arytmetyki resztowej. Przedstawione układy są konstruowane z użyciem obecnych w matrycach FPGA rodziny Spartan 2 firmy Xilinx dedykowanych kanałów szybkiej propagacji przeniesień oraz bramek umożliwiających efektywną implementację matryc mnożących. Dla zakresu dynamicznego 54 bitów zaproponowane rozwiązania charakteryzują się zwiększoną o ponad 20% częstotliwością taktowania przy podobnym obszarze w stosunku do układów opartych o klasyczną arytmetykę uzupełnieniową. Zaprezentowane rozwiązania mogą znaleźć zastosowanie w wielu aplikacjach z zakresu telekomunikacji, cyfrowej obróbki sygnałów, kryptografii oraz systemów tolerujących uszkodzenia.

In this work there is presented a proposition of structure and implementation results for pipelined multiply-accumulate (MAC) residue arithmetic units. The proposed circuits are built with the use of dedicated high-speed arithmetic logic present in Xilinx Spartan 2 FPGA matrices. Compared to classical U2 implementation the residue solution works with frequency about 20% higher for systems with 54 bits dynamic range. In both cases the area requirements are similar. The presented units can be applied in telecommunication, DSP, cryptography and fault-tolerant systems.