Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: many core processor

Sortuj według:

Ogranicz wyniki do:

Exploiting multi-core and many-core parallelism for subspace clustering

Datta Amitava, Kaur Amardeep, Lauer Tobias, Chabbouh Sami

International Journal of Applied Mathematics and Computer Science

2019

Vol. 29, no. 1

81--91

Finding clusters in high dimensional data is a challenging research problem. Subspace clustering algorithms aim to find clusters in all possible subspaces of the dataset, where a subspace is a subset of dimensions of the data. But the exponential increase in the number of subspaces with the dimensionality of data renders most of the algorithms inefficient as well as ineffective. Moreover, these algorithms have ingrained data dependency in the clustering process, which means that parallelization becomes difficult and inefficient. SUBSCALE is a recent subspace clustering algorithm which is scalable with the dimensions and contains independent processing steps which can be exploited through parallelism. In this paper, we aim to leverage the computational power of widely available multi-core processors to improve the runtime performance of the SUBSCALE algorithm. The experimental evaluation shows linear speedup. Moreover, we develop an approach using graphics processing units (GPUs) for fine-grained data parallelism to accelerate the computation further. First tests of the GPU implementation show very promising results.

Method of efficiency improvement of software used for solidification process simulations

Michalski G., Mikoda J., Sczygiol N.

Archives of Foundry Engineering

2011

Vol. 11, iss. 2

89-94

This paper presents a new method that can be used to improve the efficiency of applications used for simulations of solidification processes. The new approach concentrate on conductivity matrix building process. This operation requires information contained in finite element mesh description. Elements of this matrix depend also on temperature, which is computed in every time-steps. This situation requires multiple repeated building of the conductivity matrix (for each time-step). The new method described in this paper allows to divide the process of matrix building into two parts. The first one is built on the basis of finite element mesh description. It is independent of nodal temperature values determined in successive time-steps and can be performed only once, before first time-step. The second part of the matrix building process is performed on the basis of nodal temperature values, but does not require information about finite element mesh. Such separation of two steps of the conductivity matrix building process allows efficient implementation of simulation software for modern multi- and many-core architectures. This approach can be used to minimize the amount of data that must be transferred to memory of multi-core processors. Conducted research shows that such approach can also reduce time required for computation using sequential implementation for CPU and has no significant effect on the simulation results.

W artykule zaprezentowano nową metodę poprawy wydajności aplikacji wykorzystywanych do symulacji procesu krzepnięcia. Proponowane podejście dotyczy budowy macierzy. Operacja ta wymaga informacji zawartej w siatce elementów skończonych. Proponowana metoda pozwala na rozdzielenie procesu budowy macierzy na dwie części. Pierwsza z nich jest wykonywana na podstawie opisu siatki elementów skończonych. Etap ten jest niezależny od wartości temperatury w węzłach siatki i może być wykonany jednokrotnie przed pierwszym krokiem czasowym. Drugi etap budowy macierzy jest wykonywany na podstawie wartości temperatury w węzłach, ale nie wymaga informacji o siatce elementów skończonych. Takie rozdzielenie dwóch kroków budowy macierzy przewodności pozwala na efektywną implementację aplikacji realizujących symulacje na nowoczesnych architekturach wielordzeniowych. Takie podejście może być również wykorzystane do minimalizacji ilości danych, które muszą być przesłane do pamięci układu wieloprocesorowego. Przeprowadzone badania pokazały, że takie podejście skraca czas potrzebny na obliczenia podczas sekwencyjnej implementacji dla CPU, a nie ma znaczącego wpływu na wyniki symulacji.