Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: magistrala testująca

Sortuj według:

Ogranicz wyniki do:

Testowanie układów cyfrowych z wykorzystaniem magistrali IEEE 1149.7

Bartosiński B.

Pomiary Automatyka Kontrola

2011

R. 57, nr 11

1372-1375

Przedstawiono opracowaną w grudniu 2009 r. cyfrową magistralę testującą IEEE 1149.7 przeznaczoną do testowania i debuggingu wielordzeniowych układów wbudowanych. W stosunku do magistrali IEEE1149.1, której jest rozszerzeniem, magistrala IEEE1149.7 zapewnia zredukowaną do dwóch liczbę wyprowadzeń, możliwość pracy w konfiguracji gwiazdowej, indywidualne adresowanie urządzeń, eliminację ze ścieżki brzegowej nieaktywnych układów, zarządzanie zasilaniem oraz rozszerzone możliwości debugingu oprogramowania układów mikroprocesorowych.

The IEEE 1149.7 bus developed in December 2009, designed for testing and debugging of multi-core embedded circuits is presented in the paper. The IEEE 1149.7 bus is based on the idea of a boundary scan path and constitutes an extension of the testing bus IEEE 1149.1 widely used in industry [1] (Fig. 1). The properties of the IEEE 1149.7 [5] belong to classes T0-T5 (Fig. 2). Class T0 (Compliant Class) ensures compatibility with Standard IEEE 1149.1. Classes T1-T3 (Extended Classes) expand the possibilities of the IEEE 1149.7 Standard, whereas Classes T4-T5 (Advanced Classes) add new possibilities connected with two wire operation. In relation to the IEEE 1149.1 Standard, the IEEE49.7 bus provides the ability to quickly access a specific device in a system with multiple devices (Fig. 6), operation in a star topology (Fig. 7), reduced to 2 number of pin (Fig. 8), power management and extended possibilities of debugging microprocessor software. These properties facilitate considerably the testing of embedded SOC circuits and stacked die devices with many semiconductor structures in one IC package. The enhanced functionality and reduced number of pin in the IEEE 1149.7 do not interfere with co-operation with IEEE 1149.1 circuits, which allows going on with testing the earlier-developed procedures and infrastructure for IEEE 1149.1. It is expected that in the near future the IEEE 1149.7 bus will find even more support, as IEEE 1149.1, by the industry.

Diagnostyka układów elektronicznych z magistralą testującą

Borkowska M., Gonera M., Kern J.

Elektronika : konstrukcje, technologie, zastosowania

2002

Vol. 43, nr 12

8-11

Omówiono diagnostykę współczesnych układów elektronicznych poprzez wprowadzenie do konstrukcji struktur ułatwionego testowania. Przedstawiono architekturę magistral testujących serii IEEE 1149. Omówiono prace prowadzone w PIE w zakresie własności i aplikacji tej magistrali.

Problems of the diagnostics of the modern electronic circuits and the way to solve them by means of design for testability structures are presented. The architecture of the test buses IEEE 1149 series is shown. Properties of the bus and their applications are the subject of the works in the Industrial Institute of Electronics. The results are presented.