Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: macrocell

Sortuj według:

Ogranicz wyniki do:

Hardware reduction for Moore FSM implemented with CPLD

Barkalov A., Titarenko L., Chmielewski S.

Electronics and Telecommunications Quarterly

2009

Vol. 55, No 2

317-333

A method of combined state assignment is proposed which targets on a decrease in the hardware amount (the number of PAL macrocells) in combinational part of Moore nnite-state-machine (FSM). Some peculiarities of Moore FSM such as existence of pseu-doequivalent states and dependence of output functions on states as well as a wide fan-in of PAL macrocells are used to optimize the hardware amount. It allows hardware amount decrease without decreasing in performance of the controlled digital system. An example of application of proposed method is given. Some results of experiments based on the probabilistic approach are demonstrated. It is shown that the proposed method always leads to decrease in the hardware amount in comparison with the known methods of Moore FSM synthesis.

Układy MAX® II : nowe spojrzenie na architekturę struktur CPLD

Grabiec W., Kania D.

Elektronika : konstrukcje, technologie, zastosowania

2007

Vol. 48, nr 3

42-46

Zaprezentowano nową klasę logicznych układów programowalnych typu MAXOII firmy Altera, zaliczaną przez producenta do struktur CPLD. Na tle architektury "klasycznych" układów CPLD wyszczególniono najważniejsze nowatorskie rozwiązania wprowadzone przez firmę Altera do architektury układów MAX® II, umożliwiające efektywniejsze wykorzystanie ich przez użytkownika.

In this paper a new logic class of programmable MAX II chips by Altera is described. This class of chips is numbered among CPLD structures. The most important, state-of-the art MAX II features in comparison with "classical" CPLD architectures were presented. This features in a large extent enables more effective use of this class CPLD chips.