Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 2

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  lossless audio compression
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
PL
W pracy zaprezentowano podstawy modelowania danych (w tym metodę minimalizacji błędu średniokwadratowego) na potrzeby bezstratnej kompresji danych akustycznych. W opisanych badaniach skupiono się na ukazaniu zalet adaptacyjnej wersji kodu Golomba, która charakteryzuje się dużą elastycznością dopasowania do lokalnie zmiennych charakterystyk danych i wysoką efektywnością kompresji przy zachowaniu stosunkowo niskiej złożoności implementacyjnej.
EN
In this paper the basics of data modeling and the method of minimization mean square error for lossless audio compression are presented. The described research focuses on showing the advantages of an adaptive version of the Golomb code. The adaptive Golomb code is characterized by high flexibility of adjusting to locally variable data characteristics match and high compression efficiency while maintaining a relatively low implementation complexity.
EN
In this paper, we present a model of a multi-core chip realizing lossless audio codec, FLAC. This model is developed in the SystemC language at the bus-cycle accurate level. We analyse the blocks of both the encoder and decoder, and determined the inter-module data flows. To increase the computation time, we replicate the modules whose functionalities are of high computational complexity. The blocks dedicated to the hardware realization are synthesized to a reprogrammable chip. We also measure the required FPGA chip area, including memory and a processor core realizing the computation of the software domain blocks.
PL
W artykule zaprezentowano opracowany model wielordzeniowego układu realizującego bezstratny kodek dźwięku FLAC. Model został wykonany w języku SystemC na poziomie abstrakcji z dokładnością do cyklu magistrali. Dokonano przeglądu bloków kodera i dekodera, a następnie wyznaczono przepływy międzymodułowe. W celu przyspieszenia obliczeń dokonano replikacji bloków realizujących funkcjonalność o wysokim stopniu złożoności obliczeniowej. Bloki przeznaczone do realizacji w domenie sprzętowej zostały zsyntetyzowane do układu reprogramowalnego, podano rozmiar wymaganych zasobów układu FPGA uwzględniając procesor realizujący obliczenia części programowej i potrzebną pamięć.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.