Wyniki wyszukiwania - BazTech

1

Dependence analysis and extraction of coarse-grained parallelism for parameterized perfectly-nested loops

Bielecki W., Kraska K., Poliwoda M.

Przegląd Elektrotechniczny

|

2012

|

R. 88, nr 10b

231-234

EN

This paper expands an approach presented in [1] to extraction of coarse-grained parallelism available in parameterized uniform and quasi-uniform perfectly-nested loops. It introduces a dependence analysis that is characterized by a polynomial time complexity and enables computing dependence distance vectors when the Petit dependence analyser fails to produce dependences. It permits to examine the performance of the approach for all parameterized perfectly-nested loops from the NAS Parallel Benchmark Suite.

PL

W artykule przedstawiono rozwinięcie zaprezentowanego we wcześniejszej pracy [1] podejścia do ekstrakcji gruboziarnistej równoległości w jednorodnych oraz quasi-jednorodnych pętlach programowych idealnie zagnieżdżonych. Rozwinięcie uprzednich wyników zostało osiągnięte poprzez wprowadzenie analizy zależności o wielomianowej złożoności obliczeniowej jednocześnie umożliwiającej obliczenie wektorów zależności w tych przypadkach, w których uprzednio wykorzystany analizator zależności Petit sygnalizował brak możliwości analizy źródła. Stworzyło to ostatecznie warunki do oceny skuteczności działania proponowanego podejścia dla wszystkich sparametryzowanych pętli idealnie zagnieżdżonych zawartych w zestawie testowym NAS Parallel Benchmark Suite.

2

Analiza porównawcza wyznaczania oszacowanego oraz rzeczywistego przyspieszenia zrównoleglonych pętli przy pomocy transformacji FAN, PAR oraz PIPE

Wróbel M., Wierciński T.

Metody Informatyki Stosowanej

|

2011

|

nr 1

193-203

PL

W pracy przedstawiono analizę możliwości szacowania czasu wykonania pętli programowych wykonywanych w sposób sekwencyjny i zrównoleglony z wykorzystaniem transformacji pętli FAN, PAR i PIPE oraz modelu T. Lewisa, a także przedstawiono propozycję dopasowania parametrów tego modelu do nowoczesnej architektury procesorów. Uzyskanie prawidłowych wartości parametrów (r0, r1 w0, w1) jest utrudnione z powodu braku wyłącznego i stałego dostępu do procesora. Niedokładne oszacowanie parametrów wpływa na wyniki uzyskane dla modeli przedstawionych w [1]. Zamiana parametrów przedstawionych w [1] na parametry zaproponowane w artykule umożliwia dokładniejsze oszacowanie czasu wykonania pętli programowych. Poprzez wprowadzenie zaproponowanych parametrów do modeli szacowania czasu wykonywania pętli zarówno sekwencyjnych jak i zrównoleglonych zmniejszono błąd szacowania przyspieszenia i wyniósł on od 30% dla pętli FAN do 79% dla pętli PIPE.

EN

Article presents T. Lewis models for estimating the execution time and the speedup of program loops depending on a hop transformation. Adapting the mathematical models to the current processor architectures in order to obtain preciser results is described. The results of comparison the estimated values to the real time of the loop execution are presented.

3

Automatyczne zrównoleglenie pętli programowych, implementacja metody hiperpłaszczyzn

Poliwoda M.

Prace Naukowe Instytutu Informatyki Stosowanej Politechniki Wrocławskiej. Konferencje

|

2007

357-369

PL

W wyniku prac badawczych prowadzonych nad metodami automatycznego zrównoleglenia pętli dokonano implementacji metody hiperpłaczczyzn i przeprowadzono weryfikację jej przydatności. W niniejszym artykule zajęto się automatyzacją procesu zrównoleglenia pętli. W ogólny sposób przedstawiono główne problemy związane z procesem zrównoleglenia pędi programowych. Przedstawiono główną ideę metody hiperpłaszczyzn z przykładem jej zastosowania Przedstawiono dokładny opis procesu zrównoleglenia oraz wynikające z ograniczeń zaimplementowanego narzędzia, wymagania stawiane pętlom podlegającym zrów-nolegleniu. W końcu artykułu przedstawione zostały ograniczenia i planowany rozwój narzędzia do automatycznego zrównoleglenia kodu pętli programowych.

EN

An implementation of the hyperplane method for perfectly nested loops parallelization is described. A tool developed enables parallelizing and running C sourcesin. This tool finds loops declared by the user to be parallelized, parses them, and builds correspondent parallel programs when possible. The .OpenMP functionality to support multithreaded programming is used to generate parallel programs by means of the developed tool. Limitations of the tool and plans for future work are attached.