Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 6

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  logic functions
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
EN
The article presents approach to implementation of random number generator on FPGA unit. The objective was to select a generator with good properties (correlation values and matching of probability density function were taken into account). Design focused on logical elements so that the pseudo-random number generation time depend only on the electrical properties of the system. The results are positive, because the longest time determining the pseudorandom number was 16.7ns for the “slow model” of the FPGA and 7.3ns for “fast model”, while one clock cycle lasts 20ns.
PL
W artykule przedstawiono opracowane w Instytucie Tele- i Radiotechnicznym oprogramowanie narzędziowe ELF przeznaczone dla elektroenergetycznych sterowników polowych. Opisano wybraną funkcjonalność oprogramowania pod względem możliwości edycji funkcji logicznych (projektowanie logiki pracy pola rozdzielczego) oraz eksploatacji rozdzielnicy. Edytor funkcji logicznych może współpracować ze sterownikami produkowanymi w ITR oraz służyć jako narzędzie projektowe dla konstruktorów układów logicznych.
EN
In the paper the ELF utility software, developed at Tele and Radio Research Institute and dedicated for bay controllers, has been presented. The logical functions edition functionality of the software (electric bay control logic design) and its use for switchgear maintenance have been described. The logical functions editor can work with protection relays developed at ITR and can be used as a design tool for logical circuits developers.
3
Content available Parallel uniform random number generator in FPGA
EN
The article presents approach to implementation of random number generator in FPGA unit. The objective was to select a generator with good properties (correlation values and fidelity of probability density function were taken into account). During the design focused on logical elements so that the pseudo-random number generation time depend only on the electrical properties of the system. The results are positive, because the longest time determining the pseudorandom number was 16.7ns for the “slow model” of the FPGA and 7.3ns for “fast model”, while one clock cycle lasts 20ns. Additionally the parallel random number generator has been proposed, composed of 10 simple generator modules. After modules connecting, maximum time for generation of 10 random numbers was equal 41.0ns for the “slow model” and 16.6ns for the “fast model”.
PL
Przedstawiono historię rozwoju narzędzi programowych do obsługi sterowników polowych oraz kierunki ich dalszego rozwoju.
EN
The paper presents a story of development of programming tools for service of field controllers as well as directions of their future development.
PL
W poniższym artykule podniesiony został problem modelowania funkcji logicznych za pomocą kwantowych obwodów unitarnych bez korzystania z tzw. kwantowych bitów pomocniczych. Podano algorytm opisujący tworzenie postaci macierzowej operatora kwantowego, za pomocą którego można wyznaczyć wartość funkcji logicznych n zmiennych, a także wskazano, w jaki sposób skonstruować sieć znanych bramek kwantowych realizującą działanie wspomnianego operatora.
EN
The following publication concerns on Boolean functions modelling with use of quantum gates, but without so-called ancilla qubits. First, the algorithm of matrix form calculating for quantum operator is presented – mentioned operator may be used to determine the value of Boolean function. Next, it is shown how to construct quantum gates circuit solving given problem.
PL
W poprzednim artykule („elektro.info” 3/2006) przedstawiono ogólne zasady budowy i działania sterowników PLC. Tym razem przybliżono, w jaki sposób można zrealizować podstawowe funkcje logiczne i przerzutniki RS i SR, które stanowią podstawowy sposób pamiętania zmiennych typu bit. Poruszono również zagadnienia dotyczące obsługi wejść i wyjść cyfrowych sterowników.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.