Wyniki wyszukiwania - BazTech

Ograniczanie wyników

1 Opara A.

1 2006

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: level logic synthesis

Sortuj według:

Ogranicz wyniki do:

Wykorzystanie binarnych diagramów decyzyjnych do syntezy wielopoziomowych układów logicznych

Opara A.

Pomiary Automatyka Kontrola

2006

R. 52, nr 7 bis

115--117

W artykule przedstawiona jest koncepcja wykorzystania wielokorzeniowych binarnych diagramów decyzyjnych (BDD) do reprezentacji zbioru funkcji logicznych. Funkcje te są poddawane dekompozycji, tak by można je było zaimplementować w typowych strukturach FPGA. Większość stosowanych algorytmów opartych o BDD operuje na pojedynczych funkcjach, dając mniejsze możliwości znajdowania wspólnych zależności. W prezentowanym rozwiązaniu operowanie na wielu funkcjach pozwala na współdzielenie bloków związanych w dekompozycji Ashenhursta, a tym samym wymaga mniejszej ilości zasobów.

This paper presents concept of using multi-root (shared) binary decision diagrams (SBDD) to represent a set of boolean functions. These functions are decomposed to implement them in typical FPGA devices. Most of algorithms based on BDD operates on single function, so many common relations can not be extracted. In presented approach operating on many functions gains better utilization of programmable device's resources.