W artykule przedstawiono sprzętową realizację komparatorów stochastycznych, porównujących niezależne losowe ciągi binarne. Wykorzystując skokową funkcję Heaviside’a, oraz stochastyczne układy mnożąco-sumujące, opracowano strukturę komparatora. Dla zapewnienia maksymalnej szybkości działania komparatora zastosowano elementy cyfrowe oraz rejestry przesuwające. Przeprowadzono syntezę komparatora w układach FPGA oraz przeprowadzono badanie prototypu, uzyskując wysoką szybkość działania, oraz pewność realizacji funkcji skokowej.
EN
The article presents hardware implementation of stochastic comparators which compare independent random binary sequences. The structure of comparator has been designed by applying Heaviside step function and stochastic multiply-adder circuits. In order to ensure maximum speed of comparator operation, digital elements have been applied as well as shift registers. Comparator synthesis has been conducted in FPGA devices and examination of the prototype has been performed achieving high operational speed and certainty of step function implementation.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.