Wyniki wyszukiwania - BazTech

1

Wykorzystanie platform Arduino Uno oraz DE2-115 do sterowania modelami aut

Noga K. M.

Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej

|

2018

|

Nr 60

85--90

PL

W artykule przedstawiono nowe stanowisko badawcze i dydaktyczne którym jest zestaw składający się z dwóch odpowiednio zmodernizowanych modeli aut sterowanych radiowo. Zaprojektowane specjalnie na potrzeby laboratorium Techniki Cyfrowej przykładowe cyfrowe sterowanie wykorzystuje platformy DE2-115 oraz Arduino Uno. Modele aut zostały dodatkowo wyposażone w sygnalizację świetlną i dźwiękową oraz po 3 ultradźwiękowe czujniki odległości HC-SR04, które umożliwiają detekcję przeszkody. Modele poruszają się we wspólnej przestrzeni tak, aby unikać kolizji pomiędzy sobą oraz z innymi przeszkodami.

EN

The article presents a new research and teaching laboratory stand consists a set of two appropriately modernized radiocontrolled models of cars. These models of cars have been additionally equipped with lighting - LEDs, buzzers and three ultrasonic distance sensors HC-SR04, which enable detection of a hindrance. Models move in a common space to avoid collisions between themselves and other hindrances. The exemplary digital controlling using the DE2-115 and Arduino Uno platforms are specially designed for the needs of the Digital Technique laboratory.

2

Wykorzystanie robota humanoidalnego Robowisdom w dydaktyce techniki cyfrowej

Noga K. M.

Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej

|

2016

|

Nr 51

127--130

PL

W artykule zostały przedstawione kilkuletnie doświadczenia wynikające z wykorzystania na zajęciach laboratoryjnych z Techniki Cyfrowej na Wydziale Elektrycznym Akademii Morskiej w Gdyni robotów humanoidalnych Robowisdom. Omówiono budowę robota oraz zasady sterowania. Ponadto przedstawiono przykłady współpracy robota z zestawami dydaktycznymi DE_2, DE_0_Nano oraz platformą Arduino Yun.

EN

The article presents several years of the operation experiences with the remote - controlled robot Robowisdom in the digital technique laboratory on Electrical Engineering Faculty in Gdynia Maritime University. The building of the robot and the principle of controlling was described. The examples of the co-operation of the robot with didactic platforms DE_2, DE_0_Nano and Arduino Yun were presented too.

3

Modelowanie logiki rewersyjnej w języku VHDL

Pniewski R.

Logistyka

|

2015

|

nr 3

3982--3987, CD 1

PL

Szybkość systemów cyfrowych (w tym nowoczesnych komputerów) ograniczają zjawiska związane ze stratami energii i wydzielaniem ciepła. Rozwiązaniem alternatywnym jest wykorzystanie logiki rewersyjnej w syntezie systemów cyfrowych. W artykule przedstawiono podstawowe bramki rewersyjne i metody ich modelowania w języku VHDL.

EN

The speed digital systems (including modern computers) limit the phenomena associated with energy losses and heat generation. An alternative is to use a reversible logic synthesis digital systems. The article presents the reversible gates and methods of modeling in VHDL

4

Sprzętowa realizacja algorytmu redukcji wstecznej w układach FPGA Xilinx Virtex4

Maslennikow O., Ratuszniak P., Maslennikowa N.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

Vol. 50, nr 10

102-106

PL

W pracy przedstawiono projekt potokowej jednostki przetwarzającej przeznaczonej do realizacji algorytmu redukcji wstecznej i dostosowanej do implementacji w nowoczesnych układach FPGA. W celu efektywnego wykorzystania zasobów układu FPGA (m.in. wbudowanych bloków DSP), jednostka wykonuje obliczenia w arytmetyce ułamkowej. Model jednostki został zaprojektowany w języku opisu sprzętu VHDL i następnie zaimplementowany w układzie FPGA Virtex4 firmy Xilinx. W referacie przedstawiono kilka wariantów zaprojektowanej jednostki, które różnią się maksymalną częstotliwością pracy i czasem realizacji całego algorytmu. Parametry zaprojektowanej jednostki porównano z parametrami odpowiednich stało- i zmiennoprzecinkowych bloków operacyjnych otrzymanych z generatorów IP Gore firmy Xilinx zapewniających podobną dokładność obliczeń.

EN

In this paper, the pipelined processor unit destined to realization of back substitution algorithm in modern FPGA devices is presented. Proposed processor unit uses the rational fraction data format and arithmetic instead classical fixed-point or float-point ones for effective utilization of FPGA resources (for example, utilization built-in DSP blocks). The processor unit model has been designed in VHDL language and implemented into Xilinx Virtex 4 device. Authors present several versions of designed processor unit which difference both: maximum clock frequency and FPGA device volume. The main parameters of the proposed processing unit have been compared to corresponding ones for fixed-point and float-point units which were obtained by means Xilinx IP-Core generator and are characterized by similar computing precision.