Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: interpolator

Sortuj według:

Ogranicz wyniki do:

Efficient Implementation of Fractional Sampling Rate Conversion (SRC) on FPGA

Gadawe Noor Talal, Hamad Rasha Waleed, Qaddoori Sahar Lazim

Diagnostyka

2025

Vol. 26, No. 3

art. no. 2025308

Field Programmable Gate Arrays (FPGAs) include versatile features, which make them useful for use in Digital Signal Processing (DSP)-based systems that require high levels of performance. This paper introduces hardware implementation of decimator (M), Interpolator (L), and Sample Rate Conversion (SRC) by factor L/M, using different structure realizations (direct, efficient, and polyphase). Initially, a digital low-pass Finite Impulse Response (FIR) filter is designed using the Remez algorithm for filter coefficient calculation and realized with a decimator (M=2), an Interpolator (I=5), and SRC (5/2). These design structures are implemented using Xilinx Simulink blocks on the Artix 7 (XC7A-1csg324) FPGA development board. In the decimator, the polyphase structure represents the best design in terms of resource utilization, such as registers, Look Up Table (LUT), flip-flops, total real-time, memory usage, and multiplexers, while the direct structure consumes more resources. The same results are in the Interpolator. For SRC, it can be noted that the efficient design with linear phase is better in terms of device utilizations, while the direct structure is best in the number of unique control sets and number of multiplexers.

Interpolator wykorzystujący filtr z maskowaniem charakterystyki częstotliwościowej

Blok M.

Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

2018

nr 6

483--486, CD

Interpolator o dużej krotności wymaga stosowania dolnoprzepustowych filtrów cyfrowych o bardzo wąskim paśmie przejściowym. Przekłada się to na dużą złożoność obliczeniową i problemy z projektowaniem filtrów interpolacyjnych. W pracy zaproponowano użycie metody FRM rozbijającej filtr o wąskim paśmie przejściowym na grupę filtrów o obniżonych wymaganiach, co zmniejsza liczbę niezerowych współczynników. W rezultacie użycie tego rozwiązania pozwala na obniżenie złożoności obliczeniowej interpolatora.

The interpolation with high resampling ratio requires low-pass digital filters with very narrow transition band which results in high computational complexity and makes filter design problematic. Therefore in this work we propose to use the FRM method, which breaks the filter with a narrow transition band into a group of filters with reduced design requirements, which decreases the number of non-zero coefficients. As a result, using the FRM filter reduces the computational complexity of the interpolator.