Wyniki wyszukiwania - BazTech

1

Sygnaturowy słownik diagnostyczny o niewielkich rozmiarach wykorzystywany w testowaniu połączeń

Garbolino T., Gucwa K., Hławiczka A.

Pomiary Automatyka Kontrola

|

2011

|

R. 57, nr 1

52-54

PL

Przedstawiono nowy sposób redukcji rozmiaru sygnaturowego słownika diagnostycznego (SSD) służącego do detekcji i diagnostyki uszkodzeń statycznych i opóźnieniowych w połączeniach. Testowana magistrala złożona z n linii jest dzielona na b k bitowych fragmentów. Każdy z ww. fragmentów magistrali jest testowany przy użyciu oddzielnego 2k bitowego rejestru pierścieniowego R-LFSR. Procedura testująca obejmuje cztery fazy, w których na przemian pracują parzyste oraz nieparzyste rejestry. Zaproponowane tutaj rozwiązanie pozwala znacznie zmniejszyć wielkość SSD.

EN

The paper is devoted to a new technique enabling the substantial reduction of the size of a diagnostic dictionary used for detection, localization and identification of static and delay faults in interconnections that are tested with use of ring linear feedback shift registers (R-LFSR). The proposed method assumes that the bus under test comprises n lines and is structured into b fragments of the size of k lines per each fragment. The method also assumes that each of the aforementioned fragments is tested by means of a separate R-LFSR with its length of 2k bits. The example of such a solution is presented in Fig. 1. Moreover, the test procedure is subdivided into four phases in which odd and even R-LFSRs work alternately. Operation modes for individual registers during subsequent phases and their seeds are summarized in Table 1. The proposed way of subdivision of the test procedure makes it possible to get rid of the mutual interference between two adjacent R LFSRs in case of occurring a short-circuit between the feedback lines of these neighbouring registers. Such interactions were the drawback of the previous methods and presented the impediment that prevented the fault dictionary from having its size reduced [2]. The solution that is suggested in this study enables substantially diminishing the dictionary, where its actual size is determined by the multiplicity of r defects within each k-bit part of the connecting bus, even when the bus width n >> k [3, 4].

2

Analysis of operation of ring LFSR used for testing of unidirectional interleaved interconnections

Gucwa K., Garbolino T., Hławiczka A.

Elektronika : konstrukcje, technologie, zastosowania

|

2011

|

Vol. 52, nr 12

50-53

EN

The paper presents analysis of operation of a specific ring LFSR register that can be used to test a network of n interleaved interconnections between modules of digital circuits. This register is a distinctive option of the already known BIST structure referred to as CSTP. When the test is carried out for unidirectional interconnections, the CSTP becomes a linear register and the lines under test make up feedback lines of that register. The same authors in previous studies dedicated to bus-type connections observed that the sequence of m states of the state diagram of the ring LFSR, where m>2n and n>16, is sufficient to detect a substantial number of static and delay faults for such buses. The present paper comprises the observation that any randomly selected state of the state diagram for the LFSR belongs, with a pretty high level of probability, exceeding 70%, to the cycle with the maximum length Cmax. It was also spotted that for n>16 more than 98,4% of all structures lead tcTsufficiently long cycles Cmax > 1000. The both observations confirmed usefulness of the new LFSRs for testing of unidirectional connections.

PL

W artykule przedstawiono analizę pracy specyficznego rejestru pierścieniowego R-LFSR, który może być użyty do testowania sieci n krzyżujących się połączeń pomiędzy blokami układu cyfrowego. Ze względu na charakter tych połączeń podobnych do litery X rejestr ten nazwano rejestrem XR-LFSR. Do sprawdzania jego skuteczności w identyfikacji i lokalizacji uszkodzeń użyto metody identyfikacji grafu. Założono, że sprawny rejestr XR-LFSR może być reprezentowany przez automat w postaci cyklicznego grafu G₀ a każde fizyczne uszkodzenie f przekształca G₀ w jakiś inny graf Gf≠G₀. We wcześniejszych pracach autorów, dotyczących magistralowych połączeń, udowodniono, że sekwencja stanów o długości m>2n dla n>16 wystarcza do wykrycia znaczącej liczby uszkodzeń statycznych i opóźnieniowych na takich magistralach. W niniejszej pracy zaobserwowano, że losowo wybrany stan w grafie pracy rejestru XR-LFSR z dużym prawdopodobieństwem - większym od 70% - należy do cyklu o największej długości Cmax >120 dla małych n, natomiast z prawdopodobieństwem około (1-2¹¹⁻ⁿ)100% czyli prawie 100% należy do cyklu długości Cmax >1000 dla dużych n>30. Ta ostatnia obserwacja potwierdza przydatność rejestrów XR-LFSR do testowania sieci jednokierunkowych skrzyżowanych i skośnych połączeń.

3

Testing of interconnections with use of reduced-size signature-based diagnostic dictionary

Garbolino T., Gucwa K., Hławiczka A.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 11

15-18

EN

The paper presents a new method for size reduction of a signature-based diagnostic dictionary that is normally used for testing of static and delay faults in interconnections that are tested by means of an R-LFSR ring register. The newly developed method, similarly to the previous studies of the authors, assume that the n-bit bus under test is split into b fragments with their width of k bits each. Each fragment of the bus is tested with use of a separate 2k-bit R-LFSR. The test procedure consists of four phases during which odd and even registers operate alternately. Such an approach eliminates effect of mutual impact between states of neighbouring R-LFSRs in case of shorts between feedback lines of these registers. These possible interactions were a drawback of previous solutions as they limited the possibility to reduce size of the diagnostic dictionary. Owing to application of this new technique to full detection, localization and identification of all the considered faults that may occur on an n-bit bus, the new solution needs much smaller dictionary, where its size is determined by the multiplicity r of faults within each k-bit fragment, even if the bus width nťk.

PL

W artykule zaproponowano nową metodę redukcji rozmiaru syganturowego słownika diagnostycznego, który jest wykorzystywany do testowania uszkodzeń statycznych i opóźnieniowych w połączeniach testowanych przez rejestr pierścieniowy R-LFSR. Nowo opracowana metoda - podobnie jak w poprzednich pracach autorów - zakłada, że testowana magistrala n-bitowa zostaje podzielona na b jednakowych fragmentów o szerokości k bitów każdy. Każdy taki fragment magistrali jest testowany przez oddzielny rejestr R-LFSR złożony z 2k przerzutników D. Procedura testowa obejmuje cztery fazy, w czasie których rejestry parzyste i nieparzyste pracują naprzemiennie. Takie podejście eliminuje zjawisko wzajemnego wpływu na siebie sąsiednich rejestrów R-LFSR, które było wadą poprzednich rozwiązań ponieważ ograniczało możliwość zmniejszenia rozmiaru słownika diagnostycznego. Nowa technika umożliwia detekcję, lokalizację oraz identyfikację wszystkich zamodelowanych uszkodzeń, mogących wystąpić na n-bitowej magistrali, oraz wymaga słownika diagnostycznego o znacznie mniejszym rozmiarze. Rozmiar tego słownika jest określony wyłącznie przez krotność uszkodzeń rw każdym k-bitowym fragmencie magistrali, nawet gdy szerokość tej magistrali nťk.

4

On the use of Ring LFSR based BIST for detection, identification and localization of static and dynamic faults in interconnects

Hławiczka A., Gucwa K., Garbolino T.

Theoretical and Applied Informatics

|

2009

|

Vol. 21, No. 1

23-36

EN

In the paper a method of the fault detection, identification and localization by means of a ring Linear Feedback Shift Register (LFSR) is presented. The properties of a ring LFSR and the method to design a ring LFSR based Built-In-Self Test (BIST) is also given. Practical examinations of a ring LFSR application for localization faults in 8-,16-,24- and 32-bit buses are presented. Some important observations regarding the types of characteristic polynomials used in ring LFSRs are also included. Finally, the obtained results are summarised.

PL

W pracy zaprezentowano metodę detekcji, lokalizacji i identyfikacji uszkodzeń połączeń wykorzystującą pierścieniowy rejestr LFSR. Przedstawiono również właściwości pierścieniowych rejestrów LFSR oraz metodę projektowania struktury testera BIST wykorzystującego pierścieniowy rejestr. Przedstawiono także wyniki eksperymentów nad praktycznym wykorzystaniem pierścieniowego rejestru LFSR do detekcji uszkodzeń w 8-, 16-, 24- i 32- bitowych magistralach. W artykule zawarto również istotne obserwacje dotyczące rodzaju wielomianów charakterystycznych wykorzystywanych w pierścieniowych rejestrach LFSR. W zakończeniu podsumowano uzyskane rezultaty.

5

On the use of multi-signature analysis for interconnect test

Garbolino T., Kopeć M., Gucwa K., Hławiczka A.

Elektronika : konstrukcje, technologie, zastosowania

|

2006

|

Vol. 47, nr 10

16-18

EN

The paper introduces a novel idea of interconnect fault detection, localization and identification based on test response compaction using a MISR. The above-mentioned operations are made at-speed. The testing process has been split into two steps. The first one is the detection step using a short test sequence of a little diagnostic resolution. The second step (which is made only in the case of the detection of faults in the first step) is the localization step by means of three long, full diagnostic resolution sequences: Walking 1 (W1), Walking 0 (W0) and a part of johnson sequence (J). The final fault identification phase exploits information stored in two or three signatures. The use of two signatures eliminates aliasting of static faults while adding the third signature enables dependable identification of such faults. The theory given in the paper is partially illustrated by the simulation results.

PL

W artykule zaprezentowano nowatorską koncepcję wykrywania, lokalizacji i identyfikacji typu uszkodzeń w połączeniach, opartą na kompakcji odpowiedzi testowej w rejestrze MISR. Powyższe operacje przeprowadzane są przy nominalnej częstotliwości pracy testowanego układu. Cały proces testowania został podzielony na dwa etapy. W pierwszym uszkodzenia są wykrywane przy użyciu krótkiej sekwencji testowej o małej rozdzielczości diagnostycznej. W przypadku wykrycia uszkodzeń, w drugim etapie przeprowadzana jest ich lokalizacja za pomocą trzech długich sekwencji testowych o pełnej rozdzielczości diagnostycznej: Walking 1 (W1), Walking 0 (W0) i fragmentu sekwencji Johnsona (J). Identyfikacja uszkodzeń dokonywana jest na podstawie informacji zawartej w dwóch lub trzech sygnaturach. Wykorzystanie dwóch sygnatur eliminuje maskowanie statycznych uszkodzeń w połączeniach, podczas gdy trzecia sygnatura pozwala na jednoznaczną identyfikację typu uszkodzenia.

6

Wykorzystanie interfejsu JTAG do diagnostyki wielomodułowych systemów elektronicznych

Poźniak K., Romaniuk R., Rutkowski P.

Elektronika : konstrukcje, technologie, zastosowania

|

2003

|

Vol. 44, nr 4

25-34

PL

Współczesne systemy elektroniczne charakteryzują się bardzo wysokim stopniem skomplikowania. Ma to bezpośrednie przełożenie na coraz wyższe wymagania odnoszące się zarówno do ich funkcjonalności, jak i implementacji procesów testowania oraz diagnostyki. W artykule przestawiono autorski system oparty na interfejsie JTAG, którego zadaniem jest kompleksowe testowanie poprawności wykonania płyt drukowanych. Ważną cechą systemu jest możliwość testowania złożonych bloków elektronicznych, w tym składających się z wielu modułów. System został zrealizowany w formie otwartej architektury umożliwiającej jego dalszą rozbudowę. Praca zawiera także omówienie podstawowych (w tym autorskich) algorytmów testowania, ich optymalizacji, z uwzględnieniem stosowania układów programo-walnych FPGA i magistral. Zamieszczono również przykład działania systemu zastosowanego do testów wielomodutowej płyty Trygera Mionowego RPC dla eksperymentu wysokich energii CMS przy akceleratorze LHC, CERN Genewa, opartej na układach programowalnych FPGA firmy Altera.

EN

Modern electronic systems are extremely complicated. It nas an intense impact on growing demands in a field of electronic functionality and testing procedures implementation as well. This paper presents a self-made testing system based on JTAG interface. The aim of this system is to perform complete error-free verification of the Printed Circuit Boards. Important feature of this system is the possibility to test composite electronic boxes, including multimodule/multiboard systems. Open architecture, which makes any further upgrades easy to introduce, is another valuable characteristic. Article also covers subject area related to essential and selfmade testing algorithms and their optimization in a direction of handling PLD FPGA devices and data buses. The results of tests performed on the real multimodule trigger PCBs based on Altera FPGAs in CMS High Energy Experiment (LHC accelerator, Geneva) are also included.