Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Powiadomienia systemowe

Sesja wygasła!

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: high-level modeling

Sortuj według:

Ogranicz wyniki do:

Wykorzystanie modelowania wysokopoziomowego przy projektowaniu procesów logistycznych w produkcji rolnej

Szwedziak K., Wojtkiewicz K.

Logistyka

2015

nr 4

6100--6104, CD 2

Postęp technologiczny i rosnące wymagania związane z produkcją rolniczą doprowadziły do poszukiwań nowych rozwiązań w zakresie modelowania procesów logistycznych w tej branży. Zaproponowane rozwiązanie stanowić będzie podstawę do budowy zunifikowanego systemu opisu procesów logistycznych, który będzie mógł stanowić platformę wymiany informacji zarówno wewnątrz przedsiębiorstwa jak również pomiędzy samodzielnymi podmiotami.

Technological progress and the increasing demands of agricultural production have led to the search for new solutions in the field of logistic processes modeling. The proposed solution will form the basis for the construction of a unified system of logistic processes description, which will be able to provide a platform for the exchange of information both within the company as well as between independent entities.

Asynchronous circuits through systemC description

Damavandpeyma M., Mohammadi S.

Electronics and Telecommunications Quarterly

2008

Vol. 54, No 4

493-505

Asynchronous design is fundamentally different and not yet a well-established methodology. An important obstacle to growth of this methodology is lack of CAD tools to design circuit automatically. The starting point in developing a circuit is its modeling and simulation. At this paper we will propose an asynchronous library as extension to SystemC language to enable asynchronous circuit description at the highest level of abstraction. For this purpose, channel, join, fork, mux, demux, and merge that are basic elements of asynchronous circuits are introduced into the library. Also a tool was developed which extracts optimized control flow graph and data flow graphs from the high level description. By using proposed library modeling and designing of efficient asynchronous circuits can be done without having to deal with detail of asynchronous implementations. Extracted CFG and DFG were prepared in well-defined form that can easily be used for synthesis purpose, verification or test generation in later steps of our digital design flow.