Wyniki wyszukiwania - BazTech

1

Synteza wysokiego poziomu dla układów FPGA z wykorzystaniem metody partycjonowania grafów

Cieszewski R., Późniak K., Romaniuk R.

Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

|

2018

|

nr 4

80--85

PL

Układy FPGA mogą osiągnąć znacznie większą wydajność obliczeniową niż rozwiązanie programowe, wykorzystując większy poziom równoległości, w szczególności dla algorytmów drobnoziarnistych (fine grain). Osiągane jest to przez rekonfigurowalną wewnętrzną sieć połączeń układu FPGA oraz dużą liczbę specjalizowanych bloków sprzętowych. Tworzenie równoległych programów realizowanych w FPGA wprost w języku HDL jest trudne i czasochłonne. Rozwój technologii FPGA w ostatnich dziesięcioleciach i obserwowany stały wzrost wymagań dla ich zastosowań stały się przyczynkiem do rozwoju narzędzi opisu funkcjonalnego z wykorzystaniem wyższych poziomów abstrakcji. Korzystanie z wyższego poziomu abstrakcji opisu oraz kompilatora wysokiego poziomu mogą ten czas znacznie zmniejszyć. Typowe kompilatory tego rodzaju interpretują algorytmiczny opis funkcjonalny w języku wysokiego poziomu (HLL) i tłumaczą go na język opisu sprzętu (HDL). W artykule przedstawiono alternatywne, autorskie rozwiązanie kompilatora syntezy wysokiego poziomu (HLS) zrealizowane w języku Python. Kompilator, na podstawie funkcjonalnego opisu wysokiego poziomu w języku Pyton, generuje konfigurację, umożliwiającą utworzenie w trakcie procesu syntezy zadanej struktury w układzie FPGA. W artykule opisano metody projektowania, narzędzia oraz implementację opracowanego kompilatora Python-VHDL wraz z przykładami jego użycia.

EN

FPGAs can achieve significantly greater computational efficiency than a software solution using a higher level of parallelism, especially for fine grain algorithms. This is achieved through a reconfigurable internal network of FPGA connections and a large number of specialized hardware blocks. The creation process of parallel programs implemented in FPGA in pure HDL language is difficult and time-consuming. The development of FPGA technology in recent decades and the observed constant increase in requirements for their applications have become a contribution to the development of functional description tools using higher levels of abstraction. Using a higher level of description abstraction and high level compiler this time can be significantly reduced. Typical compilers of this kind interpret the algorithmic functional description in a high-level language (HLL) and translate it into the language of hardware description (HDL). The article presents an alternative, proprietary solution of a high-level synthesis compiler (HLS) implemented in Python. The compiler, based on Python's high-level functional description, generates a configuration that allows the creation of a given structure in the FPGA system during the synthesis process. The article describes the design methods, tools and implementation of the developed Python-VHDL compiler with examples of its use.

2

Method of Selecting the Most Important Power Lines in a Transmission and Distribution Network

Valek D., Scurek R.

Przegląd Elektrotechniczny

|

2014

|

R. 90, nr 11

152--155

EN

This article describes the method used to graph theory in security analysis. For the pursposes of this study, an environment is referred to here as a network of power lines and devices and a power grid is considered as a system of vertices which combine to make a network. Exploration of Fiedler´s theory will be applied herein to select the most important power lines for the entire network. Components related to these lines are logicly ordered and considered by the author´s modified analysis. This method has been improved and optimalized for risks related with illegal acts. Each power grid component has been connected with a variety of possible attacks and this device was gradually evaluated by five coefficients which takes values from 1 to 10. the level of risk was also assessed on the coefficient basis. In the last phase the most risky electricity network devices have been selected. Security measures have been proposed on the selected devices.

PL

W artykule opisano wykorzystanie teori grafów w analizie zabezpieczeń. Opracowano model sieciowy z wykorzystaniem teorii Fiedlera. Każdy z elementów sieci połaczono z różnymi formami ataku i opisano odpowiednimi współczynnikami. Na tej podstawie wybrano najbardziej ryzykowny wariant.

3

A Graph-Based Image Segmentation Approach for Image Classification and Its Application on SAR Images

Sharifi M., Kiani K., Kheirkhahan M.

Przegląd Elektrotechniczny

|

2013

|

R. 89, nr 4

202-205

EN

In this paper, we propose a novel approach for image classification based on Graph-based image segmentation method and apply it on SAR images with satisfactory clustering performance and low computational cost. In this method first, the image pre-processes by mean shift algorithm to cluster into disjoint region, then the segmented regions are represented as a graph structure with all connected neighbourhood, and after that normalized cut method is applied to classify image into defined classes.

XX

W artykule przedstawiono metodę klasyfikacji obrazów, z wykorzystaniem segmentacji metodą grafową. Proponowana rozwiązanie wykorzystano w analizie obrazów SAR.

4

On the Normalized Cut

Nadarajah S.

Fundamenta Informaticae

|

2008

|

Vol. 86, nr 1-2

169-173

EN

In the recent paper by Soundararajan and Sarkar (2003), the normalized cut, a graph partitioning measure for perceptual organization, was shown to be a sum of two beta distributed random variables and expressions derived for its mean and mode. Here, it is pointed out that the given expression for the mode is incorrect. The correct expression is derived and the implications of the error discussed.

5

Heurystyczna strukturalizacja programów metodą punktów krytycznych rekonfiguracji dla systemów z redundancją zasobów komunikacyjnych

Laskowski E.

Prace Instytutu Podstaw Informatyki Polskiej Akademii Nauk

|

2001

|

Nr 939

1-22

PL

Dynamicznie rekonfigurowalne systemy wieloprocesorowe, działajace w oparciu o łącza komutowane i przesyłanie komunikatów, stanowią interesującą alternatywę dla powszechnie obecnie stosowanych systemó ze statyczną topologią połączeń. Z uwagi na fakt, że rekonfiguracja połączeń w takich systemach pociąga za sobą narzuty czasowe, zaproponowano nowy paradygmat wykonywania programó: rekonfigurację z wyprzedzeniem. Ogólna zasada działania systemu wykorzystującego ten paradygmat sprowadza się do tworzenia połączeń dla przyszłych komunikacji równolegle do bieżącego wykonywania programu, z wykorzystaniem istniejących w systemie redundancyjnych zasobów komunikacyjnych. W pracy opisano algorytmy strukturalizacji grafu programu w systemie rekonfigurowalnym z wyprzedzeniem z redundancją zasobó komunikacyjnych. Strukturalizacja programu w takim systemie obejmuje dwa procesy: szeregowanie zadań oraz podział grafu programu na sekcje. Zaprezentowany algorytm podziału grafu jest wspomagany metodą punktów krytycznych rekonfiguracji.

EN

Look-ahead dynamic inter-processor connection reconfiguration is a multi-processor architectural model, which has been proposed to eliminate connection reconfiguration time overheads. It consists in preparing link connections in advance in parallel with program execution in some redundant communication resources. An application program is partitioned into sections and link connections are prepared for the next program sections while previous sections are executed. Parallel program structuring in such a kind of environment incorporates task scheduling and graph partitioning problem. This paper presents scheduling algorithm in look-ahead dynamically reconfigurable multi-processor systems and the new fast heuristics of program graph partitioning into sections. The presented graph partitioning algorithm is supported by critical reconfiguration point heuristic, which is based on the links reconfiguration precedence analysis.