Przedstawiono zagrożenia spowodowane wyładowaniami elektrostatycznymi (Electrostatic Discharge ESD) w nowoczesnych układach scalonych wykonywanych w technologii CMOS oraz metodologię ich charakteryzowania i kwalifikację. Podano przykłady konkretnych rozwiązań konstrukcyjnych.
EN
The aim of the paper is to provide ESD models and to describe the dangers of Electrostatic Discharges (ESD) in integrated circuits (IC) manufactured in the modern sub-µ CMOS technology.
Przedstawiono budowę, działanie, sposób charakteryzacji i rozwiązania konstrukcyjne układów zabezpieczających przed wyładowaniami elektrostatycznymi (ESD) układów scalonych wykonywanych w technologii CMOS.
EN
The aim of the paper is to provide the structure, functioning and ways of measuring the Electrostatic Discharges (ESD) elements in integrated circuits (IC) manufactured in the modern sub-µ CMOS technology.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.