PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 6

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  generator pseudolosowy
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Wykorzystanie generatorów pseudolosowych w samotestowaniu urządzeń sterowania ruchem drogowym
Firląg K.
TTS Technika Transportu Szynowego
|
2015
|
R. 22, nr 12
520--525, CD
PL
Realizacja sterowników ruchu drogowego w formie urządzeń specjalizowanych z wykorzystaniem układów programowalnych wymaga stosowania nowoczesnych metod testowania tych urządzeń. W artykule do testowania sterowników zaproponowano wbudowane samotestowanie oraz odpowiednią architekturę BIST. Po przedstawieniu metod generacji sekwencji testowych i analizy odpowiedzi testowanego układu, przeanalizowano metody generowania pseudolosowych sekwencji testujących. Przedstawiono zastosowanie rejestrów LFSR oraz automatów komórkowych CA do generacji sekwencji pseudolosowych. W pracy przeanalizowano zastosowanie rejestrów LFSR zarówno w budowie generatorów testów TPG jak i analizatorów odpowiedzi testowanego układu ORA, do generacji sygnatury testowanego układu. Proponowana architektura BIST została zaimplementowana w specjalizowanym sterowniku ruchu drogowego. Przeanalizowano wpływ struktury BIST na parametry sterownika.
EN
Realization of road traffic controllers in the form of specialized devices with the use of programmable circuits requires application of modern testing methods of these devices. The author of the present paper proposes a built-in self-test (BIST) and a proper BIST architecture for controller testing. After presenting the methods of test sequence generation and the analysis of the tested circuit responses, the methods of pseudo-random test sequences have been analyzed. The application of linear-feedback shift registers (LFSR) and cellular automata (CA) for pseudo-random sequence generation has been presented. The paper analyzes the application of LFSR registers both in the construction of test pattern generators (TPG) as well as in output response analyzers (ORA) of the tested circuit for generation of the tested circuit signature. The proposed BIST architecture has been implemented in a specialized road traffic controller. The influence has been analyzed of the BIST structure on the parameters of controller operation.
2
High-speed chaotic pseudo-random number generator in programmable SoC device
Dąbal P., Pełka R.
Elektronika : konstrukcje, technologie, zastosowania
|
2014
|
Vol. 55, nr 12
6-9
EN
In this paper we propose a novel architecture of chaotic pseudo-random number generator (PRNG) based on the pipelined processing and frequency dependent negative resistances (FDNR). The design of PRNG has been optimized to achieve maximum output rate of pseudorandom sequences. The PRNG has been tested for 16-, 32-, 48-, and 64-bit precision of arithmetic by NIST 800-22 tests performed for each individual bit position. Then, the selected bit positions have been composed into the final output stream and verified by NIST test again. The PRNG has been implemented in programmable SoC device from Xilinx. Using the Zynq-7000 chip with 28-nm programmable logic and dual core ARM Cortex-A9 we get the maximum generation rate equal to 11.48 Gbps. An efficiency of the proposed approach in terms of maximum throughput and required logic resources has been compared with other implementations of chaotic PRNGs in programmable devices.
PL
W artykule zaproponowano nową architekturę chaotycznego generatora pseudolosowego opartą o potokową strukturę z oscylatorem wykorzystującym element FDNR. Projekt zoptymalizowano pod kątem uzyskania maksymalnej szybkości pracy. Korzystając z testu NIST 800-22 zbadano wszystkie możliwe pozycje bitowe dla konfiguracji o precyzji 16, 32, 48 i 64 bitów. Następnie na podstawie wyników wskazane zostały pozycje bitowe, z których utworzono słowa, a następnie poddano je analizie statystycznej. Generatory zostały zaimplementowane w układzie programowalnym SoC firmy Xilinx. Najwydajniejsze rozwiązanie pozwoliło na uzyskanie szybkości generacji równej 11.48 Gbps. Podano koszty implementacji zaproponowanego rozwiązania, a otrzymane wyniki porównano z innymi znanymi rozwiązaniami.
3
Content available Analiza właściwości statystycznych sygnałów pseudolosowych generatorów zbudowanych na rejestrach przesuwnych
Stępień R., Walczak J.
Poznan University of Technology Academic Journals. Electrical Engineering
|
2013
|
No. 73
65--70
PL
W artykule opisano wyniki testów statystycznych sekwencji wyjściowej generatora pseudolosowego zrealizowanego na rejestrze przesuwnym i liniowym sprzężeniu zwrotnym (ang. Linear Feedback Shift Register). Przedstawiono budowę generatorów LFSR oraz opisano wykorzystane testy statystyczne. Do analizy sekwencji wyjściowej generatora wykorzystano pakiet testów statystycznych DIEHARD. Omówiono sposób interpretacji danych uzyskiwanych z pakietu DIEHARD i wyniki analizy testowej sekwencji pseudolosowej.
EN
The following article provides a description of a statistical tests results of the linear feedback shift register pseudo random signal generator (LFSR). It shows the structure of LFSR generators and it describes statistical tests which were used. Analysis of the generator output sequence was preformed in the DIEHARD statistical tests battery. The DIEHARD output data interpretation and the statistical tests of the sample pseudo random sequence were described in this article.
4
An automated method for statistical testing of FPGA-based pseudo-random generators
Dąbal P., Pełka R.
Elektronika : konstrukcje, technologie, zastosowania
|
2013
|
Vol. 54, nr 2
58-63
EN
This paper presents design and development of the system for automated testing of pseudo-random binary sequences produced by chaotic generators implemented in programmable devices. This task requires a large amount of computing resources due to the complex form of statistical tests. The proposed solution is a flexible, platform-independent integrated test-bed and can be extended by new modules. It has been proved, that the described system significantly simplifies testing of pseudorandom generators implemented in FPGA devices. Experimental results of 6 different architectures of pseudo-random generators implemented on Zynq, Spartan 6, Virtex 5 and Virtex 6 FPGA devices from Xilix have been presented. The overall test time for NIST test battery is about 8 times shorter than in a conventional method based on a single-computer test-bed.
PL
Artykuł prezentuje projekt i realizację zautomatyzowanego systemu do testów chaotycznych generatorów pseudolosowych sekwencji binarnych implementowanych w układach programowalnych. Ze względu na złożoną budowę testów statystycznych zadanie to wymaga dużej mocy obliczeniowej. Zaproponowane rozwiązanie jest elastyczne, niezależne od platformy sprzętowej i może być rozbudowywane o nowe moduły. Wykazano, że opisany system w znaczący sposób ułatwia testowanie generatorów ciągów pseudolosowych w układach FPGA. Podano wyniki eksperymentalne badań 6 różnych architektur generatorów pseudolosowych zaimplementowanych w układach rodzin Zynq, Spartan 6, Virtex 5 i Virtex 6 firmy Xilinx. Łączny czas wykonania zestawu testów NIST przy użyciu proponowanej metody jest krótszy 8-krotnie od czasu wykonania testu konwencjonalną metodą z pojedynczym komputerem.
5
Wykorzystanie karty dźwiękowej komputera PC do określania długości sekwencji pseudolosowej
Walczak J., Stępień R.
Poznan University of Technology Academic Journals. Electrical Engineering
|
2012
|
No. 71
117--124
PL
W artykule opisano wykorzystanie karty dźwiękowej komputera PC do pomiaru długości sekwencji pseudolosowych. Omówiono generatory sygnałów pseudolosowych zbudowanych na rejestrach przesuwnych oraz generowane przez nie sygnały. Opisano warunki pomiaru długości sekwencji pseudolosowych. Zaprezentowane rozważania poparto przykładami oraz praktyczną realizacją generatora pseudolosowego. Dokonano przykładowego pomiaru długości sekwencji generowanej przez skonstruowany generator.
6
Content available remote Pseudolosowe generatory bitowe i metody badania ich losowości
Nowakowski J., Szmidt J.
Biuletyn Wojskowej Akademii Technicznej
|
1998
|
Vol. 47, nr 3
65-89
PL
W pracy zaimplementowano dwa arytmetyczne generatory ciągów bitowych: generator reszt kwadratowych i generator RSA. Generatory te poddano zaimplementowanym testom statystycznym badania losowości generowanych ciągów bitowych. Generatory spełniają warunki wymagane w zastosowaniach kryptograficznych.
EN
In the paper two arithmetic random bit generators have been implemented: the generator of quadratic rests and the RSA generator. The random properties of the generated bit sequences have been investigated by the implemented statistical tests. These generators satisfy the conditions required in cryptographic applications.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.