Wyniki wyszukiwania - BazTech

Ograniczanie wyników

1 Kwartalnik Elektroniki i Telekomunikacji

1 2003

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: gates models

Sortuj według:

Ogranicz wyniki do:

Ocena parametrów użytkowych układów cyfrowych CMOS. Cz. 1, Modele bramek, margines zakłóceń, czas propagacji

Gołda A., Kos A.

Kwartalnik Elektroniki i Telekomunikacji

2003

Vol. 49, z. 4

539-566

Wobec bardzo wysokich wymagań stawianych współczesnym układom elektronicznym bardzo wielkiej skali integracji (VLSI) zachodzi potrzeba dogłębnego poznania ilościowego i jakościowego parametrów tych układów, wpływających na ich walory funkcjonalne i niezawodnościowe. Jeszcze nie tak dawno problem strat energii traktowany był marginalnie. Jeśli weźmie się pod uwagę, że współczesne procesory zasilane są energią o mocy kilkuset watów, aż 90% tej energii to straty, należy uznać, że sprawność przetwarzania informacji odgrywa bardzo dużą rolę. Miniaturyzacja umożliwia skrócenia czasu propagacji sygnałów przez tranzystory i ścieżki przewodzące modułu scalonego ale jednocześnie powoduje, że gęstość mocy strat jest na granicy wartości dopuszczalnej. Istnieją więc kompromisy konstrukcyjne, które mają bardzo istotny wpływ na finalne walory użytkowe układu scalonego. Autorzy uznali za ważną gruntowną analizę istotnych parametrów układów krzemowych CMOS. Niniejsza praca poświęcona jest ocenie parametrów użytkowych cyfrowych układów CMOS. W pierwszej części artykułu przedmiotem analizy są czasy propagacji i marginesy zakłóceń, natomiast w drugiej - pobór energii. W tej części artykułu przedstawiono analityczne modele podstawowych bramek CMOS -- inwertera oraz dwuwejściowych bramek NOR i NAND. Zostały one sporządzone na bazie równań opisujących pracę tranzystora MOSFET, którego model wraz z krótką charakterystyką struktury CMOS został zaprezentowany w rozdziale drugim. Rozdział trzeci przedstawia model inwertera oraz wykonanie na jego podstawie analizy marginesów zakłóceń i czasów propagacji. Marginesy zakłóceń wyznaczono z definicji - na podstawie charakterystyki przejściowej bramki. Natomiast aby oszacować czasy propagacji rozpatrzono działanie inwertera obciążonego pojemnością, sterowanego idealnym napięciem prostokątnym - czasy narastania i opadania równe zeru. Rozdziały czwarty i piąty zawierają podobne modele dwuwejściowych bramek NAND i NOR, których zachowanie rozpatrzono przy sterowaniu ich z różnych oraz zwartych ze sobą wejść. Modele te opisują charakterystyki przejściowe, pobór prądu bramki w funkcji napięcia wejściowego, a także napięcie przełączania bramki. Dzięki nim możliwe jest także oszacowanie statycznych i quasi zwarciowych strat energii, co zostanie wykorzystane w drugiej części artykułu. W rozdziale szóstym przedstawiono porównanie wyników uzyskanych za pomocą powyższych modeli z rezultatami otrzymanymi podczas symulacji komputerowych. Teoretyczne rozważania zostały wykonane na ogólnych parametrach technologicznych więc przez podstawienie określonych wartości tych parametrów do konkretnej technologii CMOS można wyznaczyć charakterystyki przejściowe i oszacować statystyczny pobór prądu oraz wartości czasów propagacji i marginesów zakłóceń bramek. Dzięki temu możliwe jest porównanie ze sobą bramek zbudowanych z identycznych tranzystorów (np. NAND i NOR), bramek jednego typu zbudowanych z tranzystorów o różnych wymiarach, jak i układów wykonanych w różnych technologiach CMOS. Rezultaty teoretycznych rozwiązań pozwalają także na ukazanie zależności panujących między różnymi wielkościami lub parametrami, na przykład czasu propagacji bramki w funkcji pojemności obciążające j: tp = tp (C) lub napięcia progowego bramki w funkcji parametrów βN i βP :Vth (BN, BP). Rozważania liczbowe przeprowadzono dla technologii Alcatel MIETEC CMOS 0.7u - C07MA - C07MD.

There is need to thoroughgoing quantitative and qualitative knowledge of digital CMOS circuits parameters, because of very high requirements of functionality and reliability that are putted to VLSI integrated circuits. The problem of energy losses was in the margin until quite recently. But modern processors demand hundreds Watts of energy. So if you take into consideration that about 90% of that energy is lost you should realise importance of information processing efficiency. Miniaturisation allows cutting down the propagation time delay through transistors and conduct paths of integrated circuit and simultaneously causes growing up of power density to the boundary of acceptable value. So there are some construction compromises which have an influence on final properties of integrated circuit. The authors acknowledge that thoroughgoing analysis of important parameters silicon CMOS circuits is significant. The paper is devoted to assessment of utilitarian parameters of digital CMOS integrated circuits. In the first part of the article propagation time delays and noise margins are discussed, whereas energy consumption is taken into consideration in the second part of the article. In this part of article the analytical models of basic CMOS gates (inverter, two - input NAND and two - input NOR gates) are presented. They were performed on the basis of MOSFETs equations. The MOSFET model and short characterisation of CMOS structure are presented in second chapter. Third chapter contains inverter model and analysis of noise margins and propagation time delays that was performed on the basis of this inverter model. The noise margins were evaluated from the voltage - transfer characteristic of gate. While, in order to propagation time delays evaluations the work of capacitance loaded inverter was analysed. The inverter was driven by ideal - pulse signal -- the raising and the falling time are equal to zero. The fourth and the fifth chapters contain similar models, which are performed for two - input NAND and NOR gates. Behaviours of these gates were considered for distinct cases of control: driving from different inputs separately and driving from short - circuit inputs. The models describe voltage - transfer charateristics, gate current consumption versus input voltage, and gate threshold voltage. The evaluation of static and quasi short - circuit energy losses is also possible, thanks to these models. And it will be used in the second part of the article. The sixth chapter presents comparison between results obtained from these models and simulation results. Theoretical considerations were performed with use general variables (technological parameters) so, voltage - transfer characteristics, evaluation of current consumption, evaluation of noise margins, and propagation time delays can be received by replacement the concrete values of these parameters. So, comparison between gates built with identical transistors (for instance NAND and NOR), one type gates built with different size transistors, and the circuits performed in different CMOS technologies is possible. Interdependence between different parameters or quantities can be obtained from results of theoretical analysis, for example gate propagation time delay versus load capacitance: tp = tp (C) or gate threshold voltage versus βN and βP parameters: Vth = Vth (BN, BP). The numeral results are obtained for Alcatel MIETEC CMOS 0.7u - C07MA - C07MD technology.