Wyniki wyszukiwania - BazTech

1

Low voltage, high-speed four-quadrant cmos transconductance multiplier

Jasielski J., Kuta S., Machowski W., Kołodziejski W.

Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy

|

2010

|

z. 13

115--124

EN

The paper presents an analog four-quadrant transconductance multiplier designed in CMOS technology, suitable for low voltage and operating at high-speed. The transconductance multiplier with Gilbert-like architecture uses a cascade of a combination of two linear current dividers implemented by means of the differential pairs to produce a linear dependence between the tail current and the two output currents. To adopt the circuit for low voltage, simple current mirrors have been applied to couple the first- and the second stage of the current dividers cascade. High-speed operation is possible thanks to simple architecture of building blocks using RF CMOS transistors with sufficiently large biasing currents. A complete circuits schematic with input driving peripherials, as well as simulation results of entire multiplier have also been presented.

PL

W artykule zaprezentowano szybki niskonapięciowy czteroćwiartkowy układ mnożący zaprojektowany w technologii CMOS. Architektura układu oparta jest o strukturę typu Gilberta. W układzie zastosowano kaskadowe połączenie dwóch stopni transkonduktancyjnych zrealizowanych w oparciu o pary różnicowe. Aby układ mógł pracować w zakresie niskich napięć zasilających poszczególne stopnie zostały sprzęgnięte przy pomocy prostych luster prądowych. Duża szybkość działania została osiągnięta dzięki prostej architekturze układu oraz zastosowaniu tranzystorów RF pracujących przy odpowiednio dużych wartościach prądów. W pracy zaprezentowano również wejściowe niskonapięciowe bloki pomocnicze oraz wyniki symulacji kompletnego układu mnożącego.

2

Fast Low Voltage Analog Four-Quadrant Multipliers Based on CMOS Inverters

Machowski W., Kuta S., Jasielski J., Kołodziejski W.

International Journal of Electronics and Telecommunications

|

2010

|

Vol. 56, No. 4

381-386

EN

The paper presents quarter-square analog four-quadrant multipliers, based on proprietary architecture using four CMOS inverters. The most important upgrade on already published own circuit implementation is the use of the same inverter "core" of the circuit with completely redesigned auxiliary and steering blocks. Two variants of new driving peripherals are considered: one with differential pair, the second with CMOS inverters. The proposed circuit solutions are suitable for RF applications in communication systems due to simple architecture comprising building blocks with RF CMOS transistors having sufficiently large biasing currents. Postlayout simulation results done on the basis of 180nm CMOS UMC Foundry Design Kit are also presented.

3

Analog multiplier for a Iow-power integrated image sensor

Blakiewicz G.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

Vol. 50, nr 12

15-18

EN

This paper presents a new approach to an integrated Iow-power and Iow-cost image sensor design. A matrix multiplier is proposed as a better alternative to known massively parallel architectures. The circuit, although less flexible in number of possible to implement algorithms, characterizes very Iow power consumption and occupied chip area. These features are especially advantageous in implementation of cheap medium- and Iow-resolution sensor networks for continuous area protection.

PL

Artykuł przedstawia nowe podejście do projektowania tanich niskomocowych zintegrowanych sensorów optycznych. W odróżnieniu od wcześniej stosowanych rozwiązań opartych na masowym przetwarzaniu równoległym, zaproponowany mnożnik macierzowy charakteryzuje się korzystniejszymi cechami. Proponowane rozwiązanie, chociaż mniej elastyczne w sensie liczby możliwych do zaimplementowania algorytmów wstępnej obróbki obrazu, cechuje się znaczącą redukcją poboru mocy zasilającej i wymaga wielokrotnie mniejszej powierzchni na strukturze układu scalonego. Wymienione zalety szczególnie predysponują omawiane rozwiązanie układowe do zastosowań w tanich sieciach sensorowych o średniej i niskiej rozdzielczości graficznej służące do ciągłego nadzoru nad chronionym obszarem.