Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: formal reasoning

Sortuj według:

Ogranicz wyniki do:

Kodowanie makrostanów rekonfigurowalnego sterownika matrycowego na podstawie struktury topologicznej interpretowanej sieci Petriego

Tkacz J., Adamski M.

Przegląd Elektrotechniczny

2012

R. 88, nr 8

137-140

W artykule przedstawiono metodę kodowania stanów lokalnych i globalnych cyfrowego sterownika matrycowego, realizowanego z wykorzystaniem struktur FPGA. Funkcjonowanie sterownika z wejściami i wyjściami opisanymi sygnałami binarnymi jest przedstawione z wykorzystaniem interpretowanej, sterującej sieci Petriego. Struktura topologiczna sieci jest odwzorowana na specyfikację logiczną w języku sekwentów Gentzena. Relacja sekwencyjności między miejscami sieci uzyskiwana jest metodą wnioskowania komputerowego.

The paper presents the method of local and global states encoding for configurable logic controller, which is designed by means of Field Programmable Logic Arrays (FPGA). The desired behaviour of controller is specified as hierarchical control interpreted Petri net. The inputs and outputs of controller are described as sets of binary signals. Relationship among places of Petri net, such as concurrency and sequentiality is obtained by using symbolic deduction method and presented as hypergraphs.

Wyznaczanie SM - pokrycia bezpiecznej sieci Petriego metodą komputerowego wnioskowania

Tkacz J., Adamski M.

Pomiary Automatyka Kontrola

2011

R. 57, nr 11

1397-1400

W artykule przedstawiono nowy sposób pokrywania bezpiecznej sieci Petriego minimalną liczbą podsieci automatowych. Metoda symboliczna polega na wczesnej selekcji odpowiednich transwersali, stopniowo wyznaczanych dla rodziny maksymalnych podzbiorów współbieżnych miejsc sieci. W przypadku bezpiecznej sterującej sieci Petriego, miejsca traktowane są jako stany lokalne, natomiast ich dopuszczalne konfiguracje określają jej stany globalne. Transwersale wyróżniają podzbiory miejsc niewspółbieżnych, przypisanych do odpowiednich SM-podsieci. Komputerowe wnioskowanie odbywa się w monotonicznym rachunku sekwentów Gentzena. Rezultaty wykorzystywane są podczas syntezy cyfrowych, konfigurowanych sterowników logicznych z zastosowaniem komercjalnego oprogramowania i języków opisu sprzętu.

The paper presents a way of finding a suitable Petri net cover by means of a minimal number of maximal State Machine subnets (SM-components). A new symbolic method of Petri net parallel decomposition is based on early selection of proper minimal transversals, taken from family of all global Petri net states. Global states are given in advance as maximal subsets, formed from mutually concurrent places. They can be found as reachable global states of Petri net. During digital design of a logic controller, the places of the safe Petri net are treated as local internal states of Concurrent State Machine, implemented in a reconfigurable logic device (FPGA). The minimal number of selected transversals, which characterizes subsets of sequentially related places, is assigned to separate State Machine subnets. The computer based reasoning is searching a logic expression describing transversals in Gentzen sequent logic. The obtained decomposition (or cover) is used for state encoding of configurable array based embedded logic controllers, implemented as microsystems.